Chip123 科技應用創新平台

標題: 請教設計低壓降線性穩壓器(LDO)的問題!! [打印本頁]
作者: imch543    時間: 2010-6-8 02:29 AM
標題: 請教設計低壓降線性穩壓器(LDO)的問題!!
各位賢拜好:
3 c4 l* ^+ ^0 \     請教設計低壓降線性穩壓器(LDO)的問題，以小弟附上的電路圖為例
* ~" ]4 G" ?2 @0 x' ^' _5 W  b2 Z* I! d
問題一:如果要設計低壓降線性穩壓器(LDO)的輸出電壓穩定在1.8V(VDD=2~5)，圖中的參考電壓是否能以傳統的能隙參考電壓電路設計即可 Vef=1.25V左右，之後
8 ~! X7 M5 Z0 u再利用Vout=Vref*(R1+R2/R2)此關係式設計電阻的比例關係就可以。還是說在Vref的設計上與輸出電壓(1.8V)的關係有其他的設計上的考量4 i9 C& T8 I# u' h1 o' u. z* a( _9 ~: _
(如:Vref<<輸出電壓(1.8V)，如果是這樣Vref要多小才算是<<輸出電壓，Vref與輸出電壓倍數關係約如何?)。, j% I+ m' R& s8 D0 o: H
# V+ d% @- i7 S3 b9 n5 L
問題二:低壓降線性穩壓器(LDO)圖中，OP的規格(如:gain,GB,SR...等)通常在設計LDO時，都大概抓多少??
# K5 F$ j4 o( J; C7 |/ t! Q還是一樣抓典型的OTA設計值嗎??(OTA典型的值為gain>=70db,GB>=5MHz,SR>=5V/us)
3 |- k. N/ e! k* x9 }% M1 v; d) ~" ]9 b6 g" ^
問題三OWER PMOS的W/L的大小如何估計，是用低壓降線性穩壓器(LDO)所能輸出最大電流下去估算嗎??, |- Y2 z# q% k6 A9 L1 d/ t
那該如何估算??可以麻煩講解一下嗎??[attach]9909[/attach]
/ e5 @) @) R4 o& H8 c9 o0 |. T5 D! Y  j
問題四:如果OWER PMOS的W/L的大小估算出來，那想請問其閘極電容如何估算出??因為OP所要推動的負載電容應該就是此POWER PMOS的閘極電容。
作者: Zuman    時間: 2010-6-8 07:37 PM
说说我的理解，不同意见或者有补充的非常欢迎！' p# m  V$ L( T( R' }3 a
问题一：VREF的取值与实际有关，比如power mosfet之路的静态偏置电流，采样网络电阻阻值的考虑ea的输入对管类型，特殊补偿的应用（如phase lead compensation）等等。。。选取其实很灵活。。。
! k4 z2 L3 A& U7 Q+ y! L+ D  u, Y问题二：op的指标选取取决与你设计的ldo的性能，如line/load regulations，ripple voltage，transient response.......8 {) l- `  m3 i* H
问题三：power mosfetd的w/l的选取，是由dropout voltage ，最小vdd，ea的输出摆幅决定的，我设计是最小vdd，ea的最低摆幅，稳定输出并提供最大电流的时候的w/L，这可以仿下单管就可知道w/l的选择~
4 J3 \2 i5 @- B$ a- A问题四：可以根据选择的W/L，cox在选定工艺的情况下也可以知道，加上弥勒项就是最后的Cpar，当然不同负载情况下有些不同，但是可以这样估算。最简单的方法是跑op的时候直接看power mosfet的Cgtot的值！
4 N5 H' v) P8 l
# A2 [" v: B# _2 y) }强烈欢迎大大指正！！
作者: johnlee521    時間: 2012-9-24 12:55 PM
perfect!!!perfect!!!perfect!!!
+ G. I% L- ^  c* tstudy7 b% D' {5 a% _" ]5 r
study
5 \$ ~0 E# L7 g. E, istudy
作者: sd5517805    時間: 2013-3-2 12:46 PM
very nice disguss!!!!!!,,,,,,,,
作者: james5168qoo    時間: 2013-4-21 11:01 PM
学习一下学习一下学习一下学习一下



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2