Chip123 科技應用創新平台
標題:
請教設計OP的一些問題!!
[打印本頁]
作者:
imch543
時間:
2010-6-8 01:04 AM
標題:
請教設計OP的一些問題!!
[attach]9908[/attach]各位賢拜:
. `, v( x" I. u, G2 E6 T
我是進入類比IC設計這領域的新手，不好意思問一些基礎的設計OP問題
, `% h9 V% X5 C9 ` _# S
我已看了關於Allen的書OP的設計。還是有一些設計瓶頸很難突破，讓自己不知如何下手開始設計!!
; D7 q! g9 N- d- s
關於Allen書上的例題，他都是先已經給予一些已知設計規格，所以從解答照著步驟看下來很順。但是當我們自己拿起電路要設計起two-stage op時，卻因為沒有已知規格 如:SR,ICMR等。所以書上它所帶入的一些公式，卻卡住。
9 B0 {( ]3 N) Q
如果以小弟所附上的two-stage電路圖為例子(Vthn=0.6V ,Vthp=-0.8V)，請問一下問題。
3 I! |3 \/ W4 s+ w
問題1:想請問ICMR(也就是Vinmax,Vinmin)要怎麼決定出??
/ \7 _2 q0 C% m. a/ x( G. A: P l
我的想法是這樣，不知道是對或錯?
# G0 F% x' }- J$ j5 p$ Q
(1)Vin-(VDD-VSD5(sat))<Vtp 與(2)VIN-(VSS+VGS3)>Vtp來決定出。
% T# M$ S* c- R1 }
但目前問題卡住的地方就是如何知道 VSD(sat)與VGS3的值是多少??
) R# }& m* s" }; q0 K* h* p
我目前是想說VGS3>0.7所以VGS3取0.8V，而VSD5(sat)=<VSG5+Vthp而VGS5<Vthp，所以VGS5取-0.9V,
1 L, ^: k/ J& \: B M% T
所以就是VSD5(S)=<0.9-0.8,所以VSD5(sat)取0.1V，不知道這樣對不對????
# ]' z) h5 k" L1 z2 t" b' D S* {% T
(2)Vout的範圍是要如何決定出???
* l! Y T5 \8 b) U
(3)書中有到一句話,我看的不是很懂,即"如果不知道扭轉速率(SR)的大小,我們可以根據穩定時間(Settling Time)來決定SR的值,這個值大約為穩定時間的十倍快, 並假設輸出扭轉為供應的一半"??
0 B( ^" ^0 O t3 i- k
意思是說1.Settling Time=1us,則SR=0.1us嗎??(SR單位不是V/us) 感覺怪怪的。
?. n! O& K. S
2."輸出扭轉為供應的一半"這指的是什麼意思??[attach]9908[/attach]
作者:
TITANorz
時間:
2010-6-11 12:34 AM
我也是初學者
5 x3 p: N( T* ]; s2 n$ q
" ?3 Z0 V) ~7 `7 T7 O
我說說我的看法
5 y1 j: f& L- K7 a/ o% W* O7 N
2 A% n% i- r$ B9 [( o- n0 g
(1)我也是這樣算的所以沒錯吧。VSD(sat)就是Simth講的Overdrive-Voltage
% w5 q. i6 @2 I0 Y$ v. [' v
% }' P7 t: Z/ }' u9 ?
這個值一般是0.1~0.3都有，值越小增益越容易做高，當然，會跟頻寬互相限制。
! [+ K# O5 S4 U. X; L- m
6 m! h' X9 i6 m" ~( e" t3 \1 ~+ O3 q
而且每顆電晶體依照它需要貢獻給電路的特性不同，它的Overdrive也會不同。
. A" K5 U- a* \/ ^
' q8 M8 R4 u# D3 [4 k, z
(2)以Two-stage來講的話，我都會把Vout的DC電壓盡量設計成0V，減少System-Offset。
u4 y2 ?% ^ r# ?
/ V* S- l1 w: G5 I( v
而且因為大的VDS會拉高ro，所以增益也會拉高。
& g$ V j7 M1 f# |
& K8 F! Y$ N6 V( `5 c
Vout範圍的話我都是抓VDD-VSD6(sat)<=Vout<=VSS+VDS7(sat)，但實際模擬會超過這個值。
- l4 N. U% |" }. H: n ^
, P" M" U n9 Z9 J
(3) 1. 十倍快應該是Settling Time=1us，則SR=10V/us
* L3 P. k4 i \8 Z
6 ?4 V) [- n; Y, z
2. 這個意思應該是說，輸出電壓的擺幅是供應電壓的一半。比如說，VDD=2V、VSS=-2V，
" Y7 \* O( x( M+ ?7 ]5 i: X' ~2 w
那Vout的swing就是-1V~+1V，其實就是說你加入的Step的Swing是-1V~+1V。(我想啦~)
. l( o/ E3 S6 ~3 }* e
$ u7 b2 |( b1 L2 Q
以上，如有謬誤請不吝指教
作者:
st80069
時間:
2010-6-18 03:10 AM
關於第二點的部分，Vout的範圍如樓上大大說的一樣，可以手算或lis裡面看~
+ o( N7 S% D Y+ H( M" g
不過也有模擬的方法，就allen裡面的將OP接10R電阻負迴授，R電阻兩端接OP附端及VDD/2，
# k0 k9 x* \5 {
OP正端swing從0跑到VDD模擬~
0 |# i7 ^) D; ~7 T
也可以知道Vout的範圍~
( `$ H' g# |' G# ^" X
" V0 Y ^1 q/ Q
個人心得：跑過認為Vout的範圍應該主要確定OP每個Vout電壓都能要sat就好了
作者:
li202
時間:
2010-6-29 09:07 PM
OP的Vout是受回授應用決定.那算是交流特性,不是偏壓直流特性
! h: X; ~5 S9 a5 v( G, e9 r* V$ D
偏壓直流特性要把回授打斷,單純去看Vout的DC偏壓,一般而言,
7 v9 e/ Q, l1 D1 W
Vot若是PMOS與NMOS都是集級對集級的設計
) Q2 @+ @, g5 q( |4 \( Y
DC偏點不是0V就是VDD,如果有一端是源級,才會有固定的偏壓點
作者:
jackrabbit
時間:
2010-7-7 06:14 PM
補充一點, 二樓講的V overdrive 跟 Vdsat其實是兩回事
, K) C6 J9 h: l4 K
V overdrive 單純指 Vgs超過Vth多少, 是在講gate oxide下會有多strong inversion
/ E8 O. m' C6 q" D# x' \
而Vdsat是指 Vds最小多少會保持在saturation region, 可以簡單看成pinch-off的點
2 _, y( ^9 l) N( P1 [
至於教科書上為什麼常會把這兩個詞通用, 是因為
所使用的MOS model
緣故
+ J. x2 o7 k5 F
把書上liner跟 saturation region的 Id取等號(boundary condition), 會得到Vdsat=Vgs-Vth
$ d. K/ M& { a: f1 {
但事實上這兩個詞是指兩件不同的事! 從字面看也知道不同, 其背後的含義要花點時間才解釋得完....
* k, h0 q- a" s. @4 N
以前在國外上課教授會特別強調這一點, 這我大學時也沒注意到~~
: G5 a& d. j, c0 Q7 V
如果你run hspice, 開.lis出來看, 會發現 Vod跟Vdsat值是不同的!
作者:
jackrabbit
時間:
2010-7-7 08:05 PM
再回答一下1 2 點, 第3點我覺得是中譯本的問題, 等晚點有翻到原文之後再答
- u. t: w$ q: Y
1) ICMR是以
保持在saturation region為考量
定義出來的, 所以會有你列的那兩個式子, 就式子而言它取的是max/min, 所以Vgs3帶min值=Vthn, Vdsat(m5)就要看你的設計, 建議用模擬才準, 純分析就用0.1~0.3吧!! 這個值要設計在多少又是個大哉問, 會影響到你current matching的好壞! 另外當Vds5<vdsat(m5)時, m5輸出電流會變小(進入linear), 這時你OP的特性會改變, 因為gm變了! 所以才會希望input不要超過vinmax, 你要超過不是不行, 但至少要保證M1 能on起來~ 同理以這架構而言Vinmin實際上是最負的supply電壓, 但那時P input 可能會進到linear(看你怎麼設計input級), 又會跟你假設的saturation條件出現差異....
- ^5 q" D: u. t' w
* O0 [1 z/ @0 [% q: X i
2) Vout範圍如何決定? 還是看應用需求, 最直接的考量是輸出波型會不會失真~ 二樓說的那個各減一個Vdsat是指output swing最大在這個範圍內不會失真(但實際上swing越接近兩個boundary,特性還是會跟在中點時有差異...), 模擬的確可以看到比這個範圍大, 意思是你輸出級的MOS壓進linear region而已~
- N+ K. n H8 @0 j
- j4 |* j R5 x, a4 }
你的問題每個人都經歷過, 書上教的是分析, 電路已經在那裡了, 他只是告訴你為什麼這麼做
7 r! ?& A$ q% N* \" }
所以我們學到的是電路分析, 不是設計!
) T8 L9 u* f( p+ n
設計剛好是反過來, 你要先知道需求是什麼, 再做出符合需求的電路, 是你要告訴別人為什麼~
" K) W2 W V* P0 O
至於每個參數要訂多少決定於你的應用, 那些數字都是有原因的!
' M* J z* @( @
實作上完全是做tradeoff的藝術, 只要你可接受就堪用!!
3 [) v* o" c+ h# T) `
最好的狀況當然是操作在ideal case, 但進入linear有沒有關係? 看對整個系統影響多大決定!
# d$ D5 C; K6 S
若是以練功為出發點, 還是建議先follow書上的, 搞懂每個變化造成的影響, 再來想堪用不堪用的事~
作者:
deltachen
時間:
2011-7-12 12:22 PM
非常感謝大大的分享
( _& X+ l z9 }
增進知識
1 i1 `" l) G. d1 l
感謝大大喔
1 I5 Y4 _$ f5 R3 b" s; X, O
造就大家喔
作者:
jsp0520
時間:
2011-7-27 04:53 PM
在舊製程即長通道(.5以上)的Vdsat大約會等於Vov
/ b) I, r3 _3 p, X; Z
但在新製程下此近似的差距會越來越大
8 Y3 H" a2 ~% X T
( N0 M, a, P$ ^+ G* Y/ \5 G" H* m* }7 O
vdsat會略小於Vov
作者:
spring30467
時間:
2011-9-16 10:51 AM
看chip123長知識 感謝分享
作者:
bossen777
時間:
2022-10-12 07:55 PM
謝謝各位大大無私的分享，感恩
作者:
gav253886
時間:
2022-11-4 03:31 PM
推一下jackrabbit大大太強大了
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2