Chip123 科技應用創新平台

標題: 有人可以分享POWERMOS的畫法嗎 [打印本頁]
作者: samgu    時間: 2010-5-17 10:19 AM
標題: 有人可以分享POWERMOS的畫法嗎
我的layout工作，主要就是在畫POWERMOS* i( Q/ a. @$ A, @+ R
工作這幾年間嘗試很多做法，但是一直無法找到. p! g3 r* t6 s+ }( D9 h  ?
一個最佳的layout,也可能因為我迷失了，希望可以透過大家的經驗，2 ?' _9 R' y4 e% `4 m* m' M7 @
激盪出一些新的想法，請大家賜教，謝謝' ~- ?+ i# H# W; b" `7 z

- B: N; i6 A5 j+ W- h簡單說一下我的心得，
6 u0 K% u2 M/ J, }1 J1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width，最佳的Ron，最大的電流! [+ o/ i4 G& H/ Z' E7 M8 \7 X7 e
   但是必須承受ESD是否會對MOS造成破壞，因為DCG為 MIN RULE7 E# s) Y* s" c( s( P
2.若為了兼顧ESD則會浪費面積，犧牲Ron9 E4 i9 e5 w7 j3 |
3.若要兩者兼顧，面臨的問題則是 1.ESD rule 要放多大，2.butting contact and source contact 不足
作者: pph_cq    時間: 2010-5-17 10:33 AM
我们一般在最小rule基础上适当放大，比如最小contact to poly是0.4，我们可能会取1，如果觉得太浪费面积，可以用bent gate或waffle结构节省面积。
作者: shangyi    時間: 2010-5-18 01:20 AM
看過finger, waffle, 井型, 六角形的畫法, G0 s4 g% T  B. j" v  Q' L! R

( }8 e; D5 i8 {' e那種比較好... 我也不清楚哩!
作者: 腳踏    時間: 2010-5-18 10:29 AM
看過finger, waffle, 井型, 六角形的畫法
, |; {( b+ [5 `/ @
% h: S4 Y1 D3 o) r; N( K0 H那種比較好... 我也不清楚哩!- ~* m7 e: w: V4 r
shangyi 發表於 2010-5-18 01:20 AM

" e, Z) {; F2 j7 x$ T; A7 ]- y! B8 R% r( R* z4 N$ g

, @8 o2 u( w7 w, l, l9 x    我也想知道那一個比較好
% ~) @) [5 J6 R( t. n$ ~   有人知道嗎
作者: shmiyi    時間: 2010-5-18 01:52 PM
要從製程上研究MOS的變化~~" w+ m3 @7 R( k6 x3 Z9 S
相同製程不家的MOS的參數變化不一~! C; f9 i! L8 G% H& c! ?
即代表I-V CURRENT 8 V/ f5 ^+ s- Q/ o1 t! i! [# [4 u/ o3 E
所以我覺得好像不是看畫法
, d! x( |! V& Y3 K# X* f要從看MOS的特性去研究~~
作者: jacky_123    時間: 2010-5-19 02:15 PM
感謝你們的分享~~~~~~~~~~~~~~~~~~~
作者: yuany    時間: 2010-6-9 01:23 AM
学习一下～～～~~~~
, }9 w: b" e# o
# U7 `# ^& M* S7 R* d8 t呵呵
作者: junxingyu    時間: 2010-8-7 09:10 AM
Nmos放两列cont比较好，Pmos单列就ok啊，如果W比较小还可以另外做ESD
作者: semico_ljj    時間: 2010-8-9 10:20 AM
回復 8# junxingyu ! B# w4 }# U0 j7 N
; b8 z" K0 I! x' H( H" g- L0 R
這個說法倒是不了解！請問是經驗嗎？
作者: semico_ljj    時間: 2010-8-9 10:21 AM
其實最有效（area最小）的是waffle, 井型, 六角形等，但是要process支持，還要留片驗證！
作者: spiritpillar    時間: 2012-3-1 08:27 PM
感謝分享感謝分享感謝分享感謝分享
作者: photoss    時間: 2012-4-9 08:27 PM
最近正在研究powermos的畫法,挺受用的,感謝大大分享
作者: liu.leon    時間: 2012-4-9 08:54 PM
finger,井型, 六角形的畫法,再搭配ESD rule以1:4畫法,
作者: stephen_jjh    時間: 2012-4-10 10:35 AM
各位的这些方法请问有图片作参考吗？？没花过POWERMOS的表示很无奈啊= =
作者: photoss    時間: 2012-4-10 05:17 PM
现在急寻power mos画法现在急寻power mos画法
作者: 930709    時間: 2012-5-12 09:40 PM
看是面積還是效能阿!!* j6 r& t* u3 T3 {" b' |+ s1 J% O
可以給我一些不同的意見嗎?
作者: jameslin    時間: 2012-8-28 10:57 PM
正學習POWERMOS的畫法，感謝分享！
作者: alex13    時間: 2013-2-13 10:44 AM
回復 10# semico_ljj + R+ L* m# w, {! |! l

! i! a. b" R9 B3 {5 F3 {: y/ O/ }9 c, M$ n
    小弟問一個蠢問題，Area最小是指Ron相同的前提下嗎?
- v% w/ Y% y- r1 h- x7 ]& m0 C感謝先進不吝指點，多謝!
作者: astrajen    時間: 2013-3-5 03:17 PM
看不懂。我想只是PowerMos應該考慮的是散熱及最大電流吧。最大電流與線寬直接相關，散熱與面積直接相關，應該都有規格表可以参考吧。
作者: sd5517805    時間: 2013-3-21 10:52 PM
一般在最小rule基础上适当放大，比如最小contact to poly
作者: polar11    時間: 2013-4-14 02:15 PM
適當的將source contact to poly距離放大(ex x2) 可以得到比較好的結果
作者: m851055    時間: 2013-4-15 09:34 AM
奈電流量與area相關。若需考量ESD問題，一般ESD Drain contact是Source的4倍以上。
作者: o_alice    時間: 2013-4-22 02:10 PM
謝謝各位的分享了，學習了
作者: flank0122    時間: 2013-6-30 01:46 PM
回復 5# shmiyi * Z) Y! a3 r, \. H+ n6 ]- A
7 o4 L. w. c" p, d$ p/ q" r
% p# q, e, Q2 j2 b4 P8 H6 c- S' W
    這位大大說得滿有道理的~~推
作者: chengchishun    時間: 2014-5-21 07:19 PM
1.若用MIN的RULE來畫MOS，相同的面積可以得到最大的width--> width 夠大 ESD 應該還好吧
作者: 930709    時間: 2014-8-6 04:20 PM
感謝你們的分享~~~~~~~~~~~~~~~~~~~
作者: bbok7979    時間: 2014-10-5 10:29 PM
謝大大們的心得，長知識囉 ^^
作者: sainwu    時間: 2015-12-30 11:57 AM
謝謝大大們的說明.
' }" @! K% t5 ?# _9 H8 e7 h& b
% \1 _' R; R, q6 \了解許多
作者: AIC6632    時間: 2016-1-7 10:46 PM
這應該是designer要提供的吧7 M- b! a$ Z7 X3 Q1 k# }) R
而不是layout決定的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2