Chip123 科技應用創新平台
標題:
使用TSMC Model來設計，但在VIS下IC?????
[打印本頁]
作者:
seanyang1337
時間:
2010-4-23 01:39 PM
標題:
使用TSMC Model來設計，但在VIS下IC?????
至各界先進:
; x' t1 U" G% v# q' s& B c
有人使用TSMC Model來設計，但在VIS下IC的嗎?????
作者:
dysyase
時間:
2010-4-26 09:10 PM
少來了~你這樣~會死的比較快~~
; `6 ?) E" J5 l j! }6 w: R1 @
不過如果你是要設計一顆石頭~~這樣做~成功的機會~會比較高~
作者:
vincent_p0593
時間:
2010-4-27 11:09 AM
請問為什麼不行?他們內部不是常相互支援嗎?
8 u$ y7 ?4 V4 E: `5 Y
或是更細項些130G OK, 130HV no good?...
作者:
dysyase
時間:
2010-4-27 03:38 PM
我所學到的是~用哪家的製程檔就去哪家下~同製程檔不同公司~不會有同樣結果
1 B. b* L2 g* ~9 B2 p# }* v& }2 ?4 C' e
除非有COWORK~::::相互支援::::應該是較低階的吧
. P) [9 M w3 {7 n3 I& `& v0 J( r
~有錯請不令指教
作者:
dennyan
時間:
2010-4-30 10:42 AM
如果是一般較普遍的制程
- D9 o% \' n p" n
如0.5um/0.35um/0.25logic
& [# }/ u% K$ U+ w
t和v是相通的
/ e+ n2 i. L4 p& l! h) a1 i
v在t內部是叫fab-9
' b$ \' f" w+ M
而且你去看v的0.5um的design rule根本和t 一模一樣
0 r2 b |, ^0 l9 w+ H% ?. s- S
只有封面不同
! s) [1 v+ w o3 W8 `
所以還是要看看是那個制程才可以確認
作者:
tcsungeric
時間:
2010-5-1 12:53 PM
SPICE model是根據Fab的製程能力與參數給予designer作為電路設計的模擬參考, 除非兩個Fab的製程參數完全一樣, 否則你用T公司的SPICE model去設計, 卻到V公司投片, 相信即使晶片能function work, 但它應該達不到你的設計要求.
作者:
chaojixin
時間:
2010-5-1 03:01 PM
拜读了！！！！！！！！！！！！
作者:
levimax520
時間:
2010-5-1 09:54 PM
製程不一樣
' T5 S) y+ v7 V* c$ E
7 _, c- x: f, i5 q9 Z, R
取出的參數也不一樣巴....
作者:
nivek
時間:
2010-5-3 10:08 AM
建議製程細節差異與T公司窗口討論，這樣才比較準確!
作者:
z753951
時間:
2010-6-11 08:50 PM
PDK不一樣...所提供的元件應該也不大相同吧?即使一樣...一些製程參數也不一樣...如果要換的話...你只能打掉重練...
作者:
niko0417
時間:
2010-10-28 04:25 PM
也不是不行
7 v& X, F8 B$ E1 l: t
Tapeout 那天要去行天宮拜一下就是
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
