Chip123 科技應用創新平台

標題: 請問好心大大有關layout問題 [打印本頁]
作者: gkny    時間: 2010-2-2 10:22 AM
標題: 請問好心大大有關layout問題
想請問一下哪位大大可以幫解決問題
$ s% A& v5 Q& e( M' p我個別layout Symbol的DRC與LVS都過了
: E& d" Y8 E  [但許多Symbol連接起來時,卻會出現某個Symbol的輸入與輸出錯誤- B1 G4 A2 m$ }$ ^- V7 U: @4 _
可是回去檢查單一個都沒錯
2 O. `9 U. H* ?PS:vdd與gnd都有共同接同各點% T! g, h6 k- L" s
7 ?! x( z- H: l# z/ ?6 P1 N. o$ F
9 q$ H3 B7 Q  G3 ?0 q8 F) z" n
敢下線中>M<有哪位好心大大能解決
作者: toxic    時間: 2010-2-2 02:15 PM
如果線確定都拉對...& S7 c9 M4 g9 N$ W
port name也都打了，且也打在對的位置....
& P. E* n$ j% x+ s6 }那....* p1 |  [$ s: \+ G5 R# V
請確認RD給的netlist是不是正確了....[雙手一攤..]
作者: jacky_123    時間: 2010-3-3 01:44 PM
Please check Calibre's  option command.Maybe
作者: jkchien    時間: 2010-3-18 10:31 AM
回復 1# gkny 2 a+ e" u2 S- P' A% D
6 ?7 U4 m" Y6 ~8 P' R/ z+ j  f
% n& K" Y- ^6 A2 E& @$ w
    只要個別元件cell (layout 不稱symbol )的驗證確認cell I/O pin name無誤，卻在應用電路block cell時發生輸出入腳位錯誤
- v, x1 S1 R. L* y% q- p有可能是因為command file裡面的text layer number衝突，必須要設定text primary only(意思是指認定最上層之text)- f, D4 ]0 j7 M
& g6 j; K: b- z9 n
laout level  ： block→cell
; m1 {8 O+ a2 I  m! K  g: z: q2 Xblock的text和cell的text是用同一層text時：必須要設定text primary only
" z- J0 o3 ?8 S  @block的text和cell的text是用不同層text時：必須要設定主要text layer
/ X' W. `3 `# n! r0 q4 c( v8 ]+ z3 f
參考自簡氏國際設計有限公司-----積體電路佈局實務經驗書 LVS除錯篇 簡榮貴著作
作者: ivor999    時間: 2010-3-18 10:41 AM
這種問題比較常見的是 netlist 裡面block間相對應的 pin 順序不對.



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2