Chip123 科技應用創新平台
標題:
layout到快沒信心了~
[打印本頁]
作者:
ynru12
時間:
2010-1-31 11:04 PM
標題:
layout到快沒信心了~
最近接一個adc的案子，從去年的25日，弄到現在，都還沒弄好
, B* B+ x, J, b, K6 p
弄到現在光是看到layout，就很頭痛。雖然各個block都有，也都修改好了，但是當初做的人
4 b# u! }% `. v. Z2 H) j# W
卻是東拆西拆的，雖然各block有8成的完好度，但是東拆西拆的電路，卻是雜散的，找地方放。
, B" R* g! C" L( H: }# U
弄到現在真的是越做越沒信心，心情越做越 down。更慘的是tapeout日子都快到了。
! {% ~' v+ n" t1 P7 d7 x# z: m
4 O' {/ J! S$ u8 ]# m% i! y
想請問一下，如果各位前輩們，如果接手的案子中，如果是像這樣子layout的各block只有八成的完好度的話
+ |1 L. H9 z% O( @
你們會怎樣做?? 整個floor plan的擺放位置，跟前一個adc又不同的話，你們又會怎處理??
作者:
wiwi111
時間:
2010-2-1 01:41 AM
1散的block 重做會比較快,不然你trace 出電路時時間就會花很久.
2 `3 ]6 b/ X6 g( }, X
2做出後再給designer PEX 去post-sim 就可以.
作者:
小朱仔
時間:
2010-2-1 02:36 PM
接別人的如果電路小我會重新Layout
5 R- T3 {. k4 H- Q( R
如果是大電路那只好硬著頭皮做囉~~
t3 @8 r4 F* ~1 Y
" [7 ]. c* B4 ^6 Z$ j
加油~~
作者:
Helena67
時間:
2010-2-4 02:17 PM
回復
1#
ynru12
8 t6 i( p" a; `; K4 f7 U
! M: g$ W1 ?' O9 S3 Q) |0 c
+ ^# J7 ?/ y& y6 g* a7 s4 w
Hello~我可以了解你的感受~但是請您加油支持下去~等到結束後~你的能力會更上一成的~努力會有代價的~我前年也有碰到類似的問題~那時以為自己快撐不下去了~還好我師傅有在旁邊~我們就一邊做一邊"暗"
% o1 C* ?$ ]0 A& a9 G
的做完~做完後~真的覺得有跟以前的自己不同~現在我雖然不是很厲害~但是~加油~咬著牙~撐過~加油喔~
作者:
bbgangan
時間:
2010-2-7 02:32 PM
回復
1#
ynru12
7 `! B$ m0 D$ q* V. t0 g6 l
* C3 g" o9 n5 j$ H4 ]( R6 q: X% O& C
加油阿! 撐過去就開心了!!
作者:
zg8312
時間:
2010-2-8 03:15 PM
一定要有耐心，总会过去的。平静的心最重要！
作者:
jkchien
時間:
2010-2-18 06:32 PM
回復
1#
ynru12
: p6 x5 |8 I: Y: B1 _
; A4 R* N# K9 L6 N, Z
" c! a* [& I0 P+ T% v
佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify。如果有他人幫忙也要盡可能自己完成才會有真正的體驗。
. w4 z- E+ ~8 e2 Q) r' b
承接案子有兩種，一種是完整專案晶片，你可以憑藉經驗和電路設計觀念去做好floor plan，再開始你的佈局。另外一種是承攬外包案，客戶會給予舊的參考檔案，也許會提供floor plan
* L' e6 k4 w; j
你只須做好佈局即可。
, u$ N# \/ e2 o1 L: m
但是大多數的案子都需要進行佈局最佳化，以期獲得較小的佈局面積來降低成本，所以會將大部分的重要電路集中佈局，比較不重要的電路就會拆開找空間放。大部分Fully Layout會是如此。要知道電路如何拆解就需要了解電路設計，可惜大部分的Layout engineers 欠缺電路設計觀念，甚至對製程技術也非常陌生，因此只是按照過去或是別人的圖形參考與複製。當遇到不同電路和floor plan時就會漫無目標，並且想要用抄襲方式去進行佈局，如此就會需要了解哪些電路被切割移動到其他地方，這會讓你花非常多的時間在了解他人的佈局，因此進度嚴重落後降低工作效率，在時間壓力下，會覺得無力感。
4 x7 c; A" N6 z7 C- g, }1 X
6 Z, O/ R, m$ x2 c2 T" _
這樣看來似乎是承接專業能力與經驗不足以解決的案子，這是成長的機會，可以藉由他人的協助，自修或是進修，建議找專案經驗豐富的人協助，並且瞭解佈局設計原理
% e7 G' d* q- G: M5 H
切記！年資不等同於經驗，有些人做了很長的時間卻僅有個位數的專案經驗，有些人速度快，短短幾年就有幾十顆佈局專案經驗，佈局最不好的行為就是對著螢幕發呆，如果工作是沒有章法，那麼就會亂成一團。
5 t; V5 M" D6 g8 k1 z$ d' D- x
4 ~. R& Z2 g$ u8 L2 y
ADC是很簡單的電路元件，應該不需要10個工作日就可以完成，如果有空可以用原電路圖，進行不同條件的佈局，就可以累積更多經驗
7 l+ k! ^) e0 J
也請小心ADC有位元的問題，只要沒有處理好佈局，恐怕會有1~2位元無法正常動作。
. c! }& N3 y" {
7 g& `. {; F/ z( }* w) P6 m% o O' V
簡老師
作者:
semico_ljj
時間:
2010-2-26 09:21 AM
分享的不错。。。
作者:
childebaby
時間:
2010-2-27 01:41 AM
這個分享 很實在 ...
4 |* h# q( l3 ?$ B2 a
"佈局工作就是要具備靠自己去完成的能力和觀念，從專案規劃、floor plan、執行佈局工作、whole chip routing & verify"
作者:
jacky_123
時間:
2010-3-3 10:36 AM
加油!撐過就是你的~經驗是靠typeout的多寡.
作者:
cooky0818
時間:
2010-3-4 04:37 PM
本帖最後由 cooky0818 於 2010-3-4 04:38 PM 編輯
' ~$ V( P% z" S M
9 I) S, X# m$ B/ s) L2 |0 l
加油!撐過去喔...
7 H" O5 z! \. a x
0 V9 R* h& G* @6 _1 y7 Z8 C& f0 ]
layout常常會遇到修改其他人的block
' p9 ~5 g. }) K' e5 ~' ^# o
( N% t& W% k% l, W: u
定下心來...一件一件事情分開處理....
$ G, h/ W9 u0 C+ A5 r
, z9 I9 y2 Y) \% q6 F
加油...
作者:
yuya
時間:
2010-3-18 11:07 PM
我現在也是新手菜鳥~
2 E0 J2 m: E1 Z R7 A
現在都是接修改的IP居多,
# j7 `. k# c/ T2 x9 F( j
現在就遇到散的~要修改又要新增device~
2 M; p, @5 _' G7 A
呼~只能靜下心來了解他的電路分布再進行下一步嚕~
! K( U; }3 _# B
現在的我正在努理累積經驗中!!
: C0 s" i$ q) S( I
希望哪天能讀當ㄧ面嚕!!
作者:
yuany
時間:
2010-3-19 08:54 AM
本帖最後由 yuany 於 2010-3-19 08:58 AM 編輯
; c# d4 S$ Z8 v+ _
* W- ]4 e0 W1 D' M5 m/ T
关键是你的心态问题啦~~~
0 i2 ]# V+ ^1 h; X0 S
在连线的时候不要想太多~~也不要去想什么时候tapout
( Q7 n1 r" r) b6 i3 i7 S
因为你想的越多，浪费的时间也越多~~
. x6 E; ]6 m! o; I; P% D1 w
# N( C, {5 g9 ~4 i7 ?0 `
另外开心你也得画完,不开心你也得画完，你觉得怎么选择会好一点呢！
作者:
freeson
時間:
2010-3-20 10:58 PM
加油加油! 先從subckt開始...從小的部分驗證...做一些DRC/LVS先求對~ 再去壓一些面積或效能去求好!
. n$ C, J3 k7 T2 u) p
相信一定能慢慢做完whole chip! ^^"
作者:
bernie820
時間:
2010-4-7 08:07 PM
如果是我
3 ^! A- O8 C, J x: C, Y
! \& u) V- ]6 Q& h
我會先把原始的佈局看一次
5 l# S' h3 Y. r
6 `6 T) Z9 W" \( `$ ~
然後重lay!
. L. g. O( s- P. r5 K! w
9 O$ s. x% R5 \+ o
因為不是自己畫的
4 z: Q% G8 n9 o8 t& Q
會很沒有感覺...
4 g1 T; A" z/ i, O8 X
只會越做越糟!
) X* ^ v3 d0 z" B
然後就是浪費時間!
9 d! W' T$ y* }- v0 {( q9 ^- H
最後還弄錯!
! c- _# D: ^; w9 P2 E: e& G4 y$ K
% Z5 x+ |+ ~5 e U* ~: o5 W
不如一次搞好
- e/ q* B, H# V: i4 q
自己重來
/ X8 o8 N. `' a$ Z( S* C% _1 G
這樣一來
3 j# a" k; a+ i
就算rd要改善電路
9 Z: @9 t2 d* ?0 E4 ]- m
你也可以馬上知道改何處!
作者:
bigputin9527
時間:
2010-4-22 06:31 AM
真的 最近接觸到的都是修改block 本來也有點不知所措
# O: s7 X( {, y# ?, |# l! k( o
( ~) A- b% n8 m4 m' F* \' g# r
看了大家的建議 希望我也能馬上進入狀況
作者:
592gigi
時間:
2010-5-21 11:11 AM
大家一起加油吧，我感觉静下心来就好了
作者:
qdicc
時間:
2010-5-23 08:36 PM
淡定。淡定。淡定。淡定。淡定。淡定。
作者:
A52030999
時間:
2010-5-26 01:57 PM
先RUN各個BLOCK...看缺那些~
' S8 m$ O. j, K& d& W
若槁不出頭緒就把整顆CHIP丟下去RUN...
作者:
ad65b
時間:
2010-5-28 01:21 AM
恩 最近也在學layout 想到頭腦快爆炸了
, m; E' U) u- J% v2 ]! e3 p
+ e7 ?$ I' ~% O5 |* T! b
加油吧
作者:
Dorara
時間:
2010-12-28 10:55 AM
回復
7#
jkchien
, L7 o q6 Y) G* X( }8 q c* i( t
! f3 d4 }( w5 n
# f4 R7 C- N2 i- m) f3 k
感謝回覆,使我的觀念更加清晰了~謝謝
作者:
瓦片小屋
時間:
2011-1-20 03:10 PM
回復
7#
jkchien
3 c1 e" p9 F; ]: B( H% |, p
$ C- ? u1 n9 `4 q; W3 P/ C- v
# V' @' B, E& T0 Q7 L
这位仁兄说的很好，
作者:
telehor
時間:
2011-2-13 01:01 PM
加油阿! 撐過去就開心了!!
作者:
terriours
時間:
2011-2-15 04:50 PM
我以前也总是遇到这样的事情，因为我是做top的。在tapeout的时候时间很紧，但是又有很多模块还都不完全，我的解决办法是这样的：
, j% t/ f. h; v. B3 |( E
第一步：我会把每个底层的BLOCK做一次DRC和LVS，这里要有耐心，不能急躁。每个模块过了开始第二步；
' N$ H9 o' A/ q S! d$ @
第二步：将每个模块按照既定的floorplan拼到top，做一遍DRC，DRC 过了开始顶层的布线，这一步结束后开始做最后的top的DRC，LVS。
2 S2 O8 {; L; r7 Z6 F
总之我觉得layout本来就是一份考验耐心的工作，不妨把复杂的工作分成很多小的步骤，我们按部就班、有条不紊的去完成，这样就不会觉得太累。
$ Y; b; l7 ?! d5 @6 @
希望能缓解你的压力，让你重拾信心。
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
