Chip123 科技應用創新平台

標題: 電路沒用到的輸出端問題 [打印本頁]
作者: e2000    時間: 2010-1-24 02:12 AM
標題: 電路沒用到的輸出端問題
小弟目前在畫LAOUT時有個問題想請教一下各位前輩8 t* v" d5 H, N/ `- c8 N
假設說比較器有兩個輸出端，Vout+與Vout-兩端
* ]2 J. f& T* e) t8 m9 V2 R但我只需要用到Vout-而不需要用到Vout+
: `/ q( W: v8 c4 D3 m, B9 N# V. u那我畫layout的Schematic偵錯時那些沒有用到的Vout+的腳全都會成為Waring
" T9 t1 V7 m% S這些接腳我該怎麼去處理呢?有前輩願意告訴我嗎?感激不盡
作者: z753951    時間: 2010-6-11 09:15 PM
你從Schematic把他砍掉就可以了~只留你想要的接腳~
作者: bernie820    時間: 2010-6-20 01:17 PM
很好奇!!' x8 |' J; h4 e. z
$ ^3 E2 b8 W& Q9 X, E: B9 q4 y
layout是根據你的電路圖而畫的~7 S9 [7 P  ~3 O2 D; Z, r, `  M) Z
: _' `6 ~1 z  I+ L" }4 M& M
那既然電路上有~而你layout卻不要有...
; t$ w& G1 V6 L& U: A: U0 f, f9 ~% G5 \% g( H6 G& k9 j5 e" s
那當初幹麻要勒?!
作者: suewe    時間: 2010-6-29 05:08 PM
在cadence environment 系統，在library basic/有一種noConn元件，把它接到schematic 上空接的pin，就不會有warning出現了。
作者: e2000    時間: 2010-7-4 03:39 AM
其實是因為電路是全差動的，所以輸出有兩個端點
( E8 h! f% V% Q$ D6 g9 W不過我只需要用到其中一個點就可以了，所以另一個點我在想電路要怎麼去處理他( Z# Z! h8 \- K4 K
結果我沒去理他，只打個輸出也沒管他了，錯誤也解決了XD
9 l8 F- a: L( d" b, ]/ W" \我傻了...



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2