Chip123 科技應用創新平台
標題:
眾人都會IC設計
[打印本頁]
作者:
kyokanasaki
時間:
2010-1-22 12:13 AM
標題:
眾人都會IC設計
雖然一堆非相關科系來分這杯羹，但要升官上頭還是會看是否相關科系@@"
作者:
maxy7402
時間:
2010-1-28 10:54 PM
我也有同感 真的一堆人在作
& }# l8 i/ c( W
升都升不上去了 高手一堆
9 c- K) G4 p8 N- J" L0 w
有時真的有點灰心了
作者:
godspeedlee
時間:
2010-1-28 11:50 PM
IC設計還好吧,像我做軟體,什麼阿貓阿狗全都來了...不過依我職場多年經驗，升官還是靠拍馬屁、配合度高、揣摩上意才是捷徑，什麼本科系還是其次拉
作者:
賴永諭
時間:
2010-1-29 09:43 AM
換行作拉...人生股苦短....做不好還被人定阿,,,,,做的好
: M3 ]8 Q$ v) A1 A I9 L$ b
...沒人說... designer只有被人訂的份拉...
作者:
sunny.yu
時間:
2010-2-1 07:44 AM
竹科
搶人大戰一觸即發
# u+ F) G0 W9 i, V9 A
中時電子報
- 2010年1月14日
, i. |: s5 q% p( G! H8 {
: k) N! a! ~+ h
竹科人
去年經過無薪假和裁員風波之後，今年景氣明顯轉好，除了之前各廠開始調薪，並決定高調辦尾牙來激勵員工士氣之外，台積電十三號晚間包下新竹縣體育館，席開兩百五十桌載歌載舞，但為了顧及社會觀感，尾牙宴則是禁止媒體進入採訪，員工也相當開心，看得出來，在新的一
...
作者:
li202
時間:
2010-2-3 09:58 AM
IC設計算甚麼？隨便抓幾個人，train一兩年，就是IC設計工程師拉。
/ v6 E2 K" o6 N& z! Y+ O# r
再過幾年，就像掃廁所的阿桑，隨便抓一個就可以頂替你的職務了。
作者:
a22700773
時間:
2010-2-22 11:25 AM
畢竟還是本科系所懂得格局比較大!但現在真的要多學點 哀~
作者:
DTV_OFDM
時間:
2010-5-11 07:23 PM
"IC設計算甚麼？隨便抓幾個人，train一兩年，就是IC設計工程師拉"
! n( O9 Z% U! ?( }: s! Q- O9 d9 y
閣下所講得指的應該是 digital IC designer吧!!
( r2 N% C5 M3 @# @
analog IC的養成教育絕對不是你所謂的train一兩年的吧!!
- u! F1 v; p U/ j4 {3 n7 _
就算是digital IC designer,train一兩年,所能達到的境界大概是寫寫Verilog,跑跑simulation,這跟做軟體的會coding C language,會complier沒什麼兩樣.......然到會寫C-code就等同是個很厲害的software engineer了嗎??
& C6 W: l* d( f9 Y
digital IC designer的價值不是在他會寫C-code,會跑simulation,Verilog coding/simulation只是一個basic skill而已,他的value在於他的system spec.(digital+analog+software)definition,architecture planning,strong DSP knowledge(尤其通訊/audio/video相關產品),以及IC量產經驗,等等.....太多了!!!
. H- _; i8 D% W" w. y
把IC design看得太小兒科了........
作者:
jackrabbit
時間:
2010-5-19 06:56 PM
同意八樓說法
) ?! t8 G& W7 m8 u) ]7 Q& i
只會寫code哪算digital IC design, 要懂得可多咧...
9 c! P4 v* y) }% u& c5 h1 [
analog design更不用說, 電路是最基本的, device, layout 到討厭的ESD, EMI, 客訴的奇怪bug...
- n( b; S2 W, ~0 {6 y2 N* K& @
一兩年? 一兩年頂多做做小block 幫忙跑模擬吧~ 只能說有點入門的概念而已
9 \3 G9 e6 ^- I5 z6 _. T( Q, I4 L( ]
再說現在mixed-mode IC 一堆, 數位最好懂一些transistor level design, 類比也要懂一些數位常用的演算概念, 雙方互補才能optimize整個系統
n: {. n$ `8 k
' Q( R7 l U! S, w: S/ d' n2 r
最好是隨便 training 一兩年就是IC設計工程師....
作者:
jasonlhb
時間:
2010-5-20 10:07 AM
隨便train個一兩年，可以接手前人簡單的design ，跑跑simulation，產生test pattern，做做量測，這我同意。不過要從無到有，完整建好一個Project的平台，還有Chip回來之後的抓Bug，很多事要靠後面扎實的理論基礎以及對製程、電性的了解，才可以的。畢竟，做IC不是Code寫完就沒事了，六樓的朋友顯然把事情想簡單了。
作者:
donken
時間:
2010-5-20 11:27 AM
我也同意10F的說法唷
`- l1 ?3 q. T$ V. O
可以作基本的事情和變成一個充滿戰鬥力且可以獨當一面的戰將
$ F/ ?, \; _( C3 i4 g& ~
畢竟還是有根本上的差異的
/ X5 P3 R5 L1 a; k, H, z7 \% r n
而且只做兩年, 後段的tool應該還是虛累累的呀.....
作者:
iamif520
時間:
2010-5-29 05:41 PM
雖然我還只是學生，不過我也認同會tools跟會設計是截然不同的。
' i! Q3 S& d# R$ c5 ?, j+ f* o
訓練一兩年頂多只能重覆別人教你的東西而已，要能夠有系統整合的觀點與各部電路的設計能力還是需要經驗累積...
作者:
tk02376
時間:
2010-6-7 10:02 AM
標題:
設定畢業科系限制者仍以工學院相關科系為主，第一名是電機電子科系
學什麼都行 6成職缺不問畢業科系
' w5 Q1 A4 k% H* h$ I3 Y) d
中央通訊社
- 2010年6月5日
. f1 Z: E: z5 t Q
. w) r0 Q& e8 f h
調查指出，研發製程、製造品管等專業
工程師
職缺，有7成會設定畢業科系限制，太陽能技術
工程師
更是100%只錄取相關科系畢業生，算是對求職者畢業科系要求最嚴格的職類。 除了科技專業職缺外，像是社工、法律智財、法務或會計等職缺，也相對較會對求職者畢業科系設限。
...
作者:
windflowerz
時間:
2010-6-9 01:16 AM
我覺得大多數人都是差不多的，除非你特別聰明，或者特別鑽研
" h2 A$ \6 K7 e. Q, V5 H ~9 {( l
而且鑽研比聰明更加重要
作者:
masonchung
時間:
2010-7-5 04:41 PM
一堆資工的以為IC設計就只是把algorithm轉成有時序的電路的logic design
+ h; m r+ s8 t% E
跑跑模擬 FPGA會動了 就以為自己會ic設計 跩個二五八萬的
4 j7 \$ m- h! ~) i6 W2 X
這樣和寫程式有啥兩樣呢
?+ s& l1 ]% O8 k2 \) A
做IC的確不是Code寫完就沒事了~
& |, W" g) m y" E
真正的瓶頸在系統設計 還有頻寬和成本效益
" C5 D+ ^5 V) d8 ?. k/ p
系統效能表現差
" ~+ z+ X" h+ I; n
寫軟體的可以換台pc就好嘞
9 M2 S* a4 }2 k2 N* D c+ r
但是設計ic出來的效能差,bug不斷冒出來
2 y: l0 q9 {* e0 x3 z
換高檔的fpga就有用嗎
5 Z4 n; F0 X: ]
要換掉的恐怕是號無系統設計觀念的腦袋吧
作者:
DTV_OFDM
時間:
2010-7-6 05:53 PM
"一堆資工的以為IC設計就只是把algorithm轉成有時序的電路的logic design"
) `' }( W2 m( E
這些設計還是侷限在computer architecture的領域,且這些也只是IC設計的一環而已.......front-end digital design,還有back-end & MP & system level etc..........
; H' s+ y: b% G7 X/ D2 O0 M j) {# ^
更何況front-end digital design還有些領域是資工back ground的人處理不來的.......
, q- A$ x+ @# o+ N/ C. y
例如mixed signal processing, communication physical-layer DSP等,沒有類比訊號基本概念的,來做這些東西只能說等多做出堪用的,真正要做出能在市場上廝殺的quality,幾乎不可能..........
作者:
Chamberplus
時間:
2010-7-6 11:47 PM
yes ....不錯！大家都講得很好，也講得頭頭是道。
; r! m8 O6 A+ ^% B
--
; _+ @ e; }( e8 z3 X- c
但是不同的是：十幾年前，搞IC 設計只要能把一些基本的邏輯電路整一整合成一棵IC，就可以賣得嚇嚇叫了。
1 t6 J; M$ M5 b9 Q; f7 g
也不需要很複雜的EDA Tools ，甚至只要用畫圖的方式也可以...所以啦，隨便小貓兩三隻，
/ s+ D$ Q5 c7 f6 E7 D( c
開一家IC設計公司，去找一家系統廠商，把他們的系統版子看一看，就可以整合出一棵可以大賣的IC，
: F# O: @" a& L B! m
譬如：掃描器用的IC...或是一些通用型的I/O IC...
# ` Q: O; w7 O( N: H/ ?% y4 v
-
d! M7 L% A* p0 J8 @/ [3 k
但今日的IC 設計的複雜度已經是包山包海了...不但要單純的邏輯電路設計，還要包括circuit design，
! g+ G9 X( T$ @- X2 b. t* U- U
還有大家講的一大堆東西...更不用說還要養一大堆韌體、軟體工程師！所以，若以投資報酬率來說：
k* Z e. O' _ U; g# \: O5 M* |
真的越來越難賺了...另外一個重點是：不是講技術的問題，因為只要人一多，意見就很多，
5 P7 d: E# V9 v5 T9 a2 C6 h
搞到最後，都不是技術的問題，反正大家湊起來開會，誰也不一定說服了誰，
( @; c$ `" N$ a7 g
技術越強的又怎樣？！...搞不定別人，要嘛您自己搞？！現在又不是以前兩三隻小貓的時代。
% p) X: k8 C- m1 U
...
; ~- N% _& |' M( G( h
是啊...搞IC 設計的利害～偉大...好，不服的自己再開一家！
. R! l7 G" w$ l6 N, I4 t
那其他的呢？！大家就慢慢燒錢...看誰撐得久，反正大家會的～懂的都是那一套。
/ ~* v4 I1 v3 ]+ r3 Q7 W( h
9 ]: V/ m3 [' g0 m
更嘔的是：作得好的不一定會賣得好。搞到最後，最可憐可能還是第一線出不了大門的宅男IC設計師！
8 @8 a2 c7 f* m2 V% _: d
----因為最後連要轉換跑道都很難，每天看著業務整天吃香的～喝辣的...每天拉著老闆到處八卦聊產業願景。
) ^' h9 ]- T, G- E% j, `6 ^
結果，落得最後下場是：原來老闆已經準備把您們給賣了（公司合併）！自己還是最後一個被告知的！
作者:
damy
時間:
2010-7-7 08:15 AM
回復
1#
kyokanasaki
2 m0 f! _0 j0 `: b" {
: q8 l" j* ^+ k: S6 }
8 d( O3 X: B ~# t: D
其實想學IC設計的人並不是每個都想進這個領域來湊熱鬧,而是因為自己有想完成的機構模組,需要IC設計來整合.....
. ~9 P A5 B) j1 Z
但是自己經費不足,在設計之初不可能完全都委託外面的人來幫自己試驗,所以只好靠自己自學....
/ c# F3 Z& ]9 t
但其實也很困難......要完成不知道要多久的時間,我也是一直想學VERILOG,FPGA...
. _' g- O3 w& |
因為想縮小整個模組的空間,所以希望能用一塊板子就解決所有電路的問題....
w9 _9 F6 y% s( R- H# R7 H
其實知道FPGA很好用,但要如何設計才能做出自己想要的功能性卻很困難....
作者:
markscat
時間:
2010-8-18 11:39 AM
呃……請問上面說的是『IC設計』嗎？還是電路設計？
4 E5 W4 H* K n$ z% e& Y7 |! q, k
$ k1 E% m. |( q1 s8 X: [& @- o! C
上頭討論到的事情，貌似大多都是『電路設計』而不是『IC設計』。
+ E& _7 }. C( m- `
電路設計只要接起來，燒錄程式之後，電路可以動作，就已經成功一半了，接著就是各種不同的測試和除錯。
4 }# W% a F f2 ^0 p, j$ V
而且FPGA並不在『IC設計』的範圍之內，而是在『電路設計』的範圍，麻煩一下，請不要肖想會了硬體描述語言，就以為自己會IC設計了。
2 }: }# z- e+ _& J
( c* u7 @7 ]- N1 k: ]
真的，請不要把『ＩＣ設計』看得太簡單的了。
# B! g: m( o8 e3 k3 N+ R
光是一個很簡單的AND閘，就有各種不同的作法，MOS的長度和寬度如果有所改變的話，就會影響這個AND效能。
5 A" U- l4 l7 A2 p
還有，類比需要一些電感、電容器，這並不是Verlog可以應付的了得東西。
$ e1 h3 W) K) H
IC設計需要更多的專業知識，更多的理論基礎，不要以為訓練幾年就可以跑去IC設計公司去騙錢，沒那麼簡單，謝謝。
作者:
hyseresis
時間:
2010-9-17 11:42 AM
路過....非常同意樓上看法
作者:
greycat
時間:
2010-10-10 03:12 PM
even 是digital IC
' c6 Y0 |/ W% t. H l7 m
說難不難,說容易也不容易,
7 b: w! ^* H6 h+ a3 y% h
會做的還是缺創意
作者:
sunny.yu
時間:
2010-10-25 08:10 AM
編輯觀點：你是否樂見下一代也投身
工程師
職業？
. L& A. m6 E2 s. x
電子工程專輯
- 2010年10月21日
/ X) A5 e F2 F" |- W4 Y
6 {; @5 b- g* A: b5 h. g
我們常聽EETimes的電子
工程師
讀者聊到，他們打算阻止自己的子女未來從事相同職業，所持的理由很多種，但大多數人的結論是，在全球化的趨勢下，當
工程師
幾乎不可能成就一番大事業，也越來越難餬口。 這真是很悲哀…其中一個可能導致的結果，是讓大量人才轉向投入金融服務等
...
作者:
liger
時間:
2010-11-14 12:16 PM
官大學問大!
; e/ ]1 S H7 F) K
應該說眾老闆(含教授及主管)都會IC設計,
% {" {6 r1 \* R4 A5 K' j1 O. u
因為他們的知識大多來自下屬及學生的報告,
1 S l$ }9 M" _
老闆每次都跟客戶吹牛他設計的電路有多難,
, P4 G- Q# O0 H3 c# t- w, X% f
實際上那電路根本都是他的工程師幫他設計的.
作者:
jackrabbit
時間:
2010-11-17 11:35 AM
回復
23#
liger
* x2 \+ ]) _! B6 O
, ~0 G% v" U/ \6 k
# V* k% I, o4 j" s) x1 F. f. {4 `- f
也不全然是這樣, 也許您待的是大公司吧?!
5 H; g) m B, |" n9 }: s
若是待start-up, 主管沒一定本事可是沒人會去挖角的....
' |2 l' @1 U$ h( Q% P- S
IC設計的功力, 最基本的電路部份有了一定修為之後, 差別就在debug的能力了
7 N3 ~5 I8 y- V) L5 N
這部份得靠經驗累積....
作者:
liger
時間:
2010-12-8 05:02 PM
感謝24#前輩的回復,的確我的講法有點一概而論,
7 I+ I) v0 Q& P
不過通常會出來開design house大多是數位領域出身的老前輩,
1 C# [/ E1 j9 U n
所以是否為類比人才他跟本沒有能力去判斷,
! {. h5 R1 T/ u9 |
且自己很愛面子,以吐嘈別人來裝懂,甚至還會說數位比類比難,
- s7 ~& S: p! k/ b
下屬還要裝作很受教的樣子.
# @- H5 e- d9 j: S$ m0 R" E
累.....(沒辦法花錢是大爺嘛)
作者:
mmbswy
時間:
2010-12-30 08:51 AM
主要看自己是否喜欢，有多大的把握可以做好！
作者:
liger
時間:
2010-12-31 08:57 AM
非常贊同15樓的說法,不見得是資工的,即便是EE科班的也有很多會一些logic就以為自己多強,
p' I& R! T! G ?1 w
只是一些騙女生的把戲而已,說實在的真的要訓練一個數位工程師只要三個月的時間.
作者:
stephen1065
時間:
2011-1-14 12:04 AM
微电子设计需要研究所的水平吧 在下严重感觉这样
作者:
stephen1065
時間:
2011-1-22 04:30 AM
说IC设计简单 如果是资深前辈 当然有不同的见地; 如果想做科技攻关, 有能力的话就不会在这里侃侃而谈了吧.
作者:
chone1205
時間:
2011-3-12 09:03 AM
我適感覺順其自然~
! E! C2 K$ b8 ~- e* F0 i3 m: Q& W* y
當你能力夠 又強
. j. o0 k9 I- ]6 F! v
老闆當然會讓你起來
作者:
klim
時間:
2011-4-6 06:18 PM
我是數學系畢業的, 於民國90年轉入IC設計,
$ W; P; c3 o6 A5 y& F
撰寫Verilog確實不難, 大約半年就可出師了,
9 ~9 o+ e9 L" Y* Q( Z2 w. W
又加上有FPGA可以驗證, 所以出錯的機率著實不高,
) D5 y5 [5 o; t m2 `
但那只能說function work, 要達到量產, 還有一段距離,
3 {" x! F! ~% R0 u$ [% W
以下是我經驗:
3 ~3 {+ k# W+ s
1. 現在的IC不可能是純數位, 所以會有analog circuit在IC中,
: G& ]7 X4 R$ m, G& Z0 Z" S
最難的就是analog與digital interface,
5 x) Y: l" Q8 S. T4 h) L! B7 W% Z
常常就是analog simulation ok, digital用FPGA verification也ok,
" ?. U6 F6 {2 P7 \# ^2 \! {3 |
但實際開出IC卻有問題, 而且弄不清楚是analog還是digital.
- [7 B, g1 T2 ~# b4 }( Y, E4 Q0 s2 g
2. 現在IC cost-down很嚴重, 所以Verilog大家都會寫,
3 |; X" p4 U5 [8 e v+ {% U
但要怎麼把die size縮小, 那就是一門學問了.
8 l4 g: [' A Z3 P
3. 測試又是另一個問題, 雖然有tool可以產生test-pattern,
7 [) ~+ U0 [) J4 g- }
但要怎麼把測試的覆蓋率提高, 又是個挑戰.
4 ~" [, y/ v. p! m4 [
4. 另外, 還有一個重要的課題...EMC,
5 ?$ z3 `+ k* F- c' K
這個就要有很多的經驗值了, 因為都是要IC出來後才知好壞.
! g2 s& `! _/ ]( g7 z% X' [
5. 最後, 雖然有tool能修改code降低power consumption,
* ]8 d! t, C; X: z1 Y J3 _0 v' w7 U
但不注意對正常function有時會影響到, 所以需要一些經驗值.
8 p, r6 X7 d& ?2 G* b5 L# y
以上就是我的看法, 給大家參考.
作者:
liu.leon
時間:
2012-4-17 05:43 PM
回復
10#
jasonlhb
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2