Chip123 科技應用創新平台

標題: PLL中CP與VCO的問題 [打印本頁]

作者: nty42ntm 時間: 2009-12-30 08:07 PM
標題: PLL中CP與VCO的問題
請問一下各位
我在模擬PFD和CP及loop filter時的輸出電壓都是從1.7V開始上升或下降
但是每當把輸出電壓接上VCO的控制電壓時，都會變成從100mV開始上升或下降
請問是哪裡出了問題嗎??

作者: semico_ljj 時間: 2009-12-31 08:54 AM
level shift 有问题？

作者: cmin 時間: 2010-1-12 11:07 AM
撿查Vcontrol path 有沒有short到地
你的1.7V有設 .ic嗎?
沒有的話設看看

作者: tamino 時間: 2010-1-12 11:49 AM
可能是沒去pre-set LF output的電壓，所以Vctrl才會由simulator 猜的初值開始模擬
看應用需不需要preset Vctrl. 一般PLL達locked state, Vctrl就自動在中間的電壓準位了...

作者: yeutay 時間: 2010-1-16 02:16 AM
把VCO中決定頻率的電感量加大一些,Vvco和fosc成正比但與電感成反比例。

作者: kj.guo 時間: 2010-1-20 10:03 PM
.ic vco control节点的电压到1.7v 即可。因为这是一个floating点。
在run close loop 时，建议将pll 先power down，再power on
以便VCO从低频开始振荡，pll从低向高处lock。

作者: oric 時間: 2010-1-21 03:04 PM
應該是 loop filter 的初始電壓沒有設定用 .ic 去定義該點電位即可~ 最近也遇到這問題 XD

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)