Chip123 科技應用創新平台

標題: non-overlapp [打印本頁]

作者: leaf1989 時間: 2009-11-26 08:27 PM
標題: non-overlapp
各位大大，請問一下以下這個電路主要是在做什麼的?以及電路模擬時需要看哪些東西?
[attach]8493[/attach]

作者: finster 時間: 2009-11-26 09:19 PM
這個電路是在產生四個不會相疊的clock
最常使用這個電路的應是使用在switch capacitor(SC)電路
因為SC電路需要有不相重疊的clock or phase來turn on/off capacitor,故而,若你有研究SC電路,一定會介紹這個電路

作者: leaf1989 時間: 2009-11-28 11:11 PM
嗯嗯 ~ 大大我模擬出來了.... ^^

作者: deltachen 時間: 2009-11-30 09:21 AM
謝謝大大的分享~知識因分享而壯大！

作者: u8912017 時間: 2009-12-4 06:17 PM
這個電路就如同finster大大所說的，是為了讓output driver能夠避免short through，所以必須讓output不同夠同時turn-on和turn-off，所以得讓output會有時間差的turn-on和turn-off，也有人稱為dead-time，也就是所謂的non-overlapping！！

作者: 小美 時間: 2010-1-2 01:27 AM
基本上我建議這個電路最後面應該要再加上一個電阻和一個到地的電容

否則才幾個DELAY TIME 應該還不太夠用

作者: flying591 時間: 2010-1-6 11:42 AM
我帮你把它顶起来！希望高手前来解答！

作者: s13571357 時間: 2010-4-22 08:37 AM
Sigma-Delta電路裡面常看到的clock generator

作者: k200630901 時間: 2012-12-8 11:00 AM
謝謝大大分享，小弟最近正好開始在模擬電路，正好需要這個電路架構的理論，謝謝!!

作者: sainwu 時間: 2015-12-11 01:37 AM
請問大大,小弟是新手想請問要掛電阻和電容,請問各掛多少?
謝謝.還是有sp檔可以給小弟參考.

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)