Chip123 科技應用創新平台

標題: PLL的phase noise對於TX與RX的問題？ [打印本頁]
作者: gyamwoo    時間: 2009-11-25 09:30 PM
標題: PLL的phase noise對於TX與RX的問題？
各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
: X0 j2 Z: ^- @, M對於TX端有任何的影響嗎？1 j6 j+ p* [' \& u& B
% @. i' D9 Q  a9 t$ h3 N( J; [% ?
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
% a) a) Q7 q( D- Z8 S- |
9 E5 f% u  \: P1 Y混波之後，由於干擾信號太強而pll的phase noise又太差以致
$ b, u) r: v/ h
4 W9 I; W* Z5 G0 [snr不足。% H) ~/ s5 L7 I4 d6 ]

' a5 B. ^  l) m5 d* f所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？
作者: finster    時間: 2009-11-26 09:26 PM
有的,只是要看產品規格屬性有無定義
" e/ d( r' V+ P/ ~' ?其中,最主要的乃是eye diagram的定義
2 y5 J4 n7 Z) m3 x" l8 Z* B8 T像SATA, or USB就有明確定義TX的eye diagram要在多少之內5 k) y9 \9 W# u# {/ `6 V- E
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
, ^. k  q  K& R. h因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內
作者: gyamwoo    時間: 2009-11-27 12:03 AM
有的,只是要看產品規格屬性有無定義
1 K- O2 M8 q3 |其中,最主要的乃是eye diagram的定義1 Q" E6 Z# G4 O6 e
像SATA, or USB就有明確定義TX的 ...
  U$ z! E$ G% Z0 M' u) y" Pfinster 發表於 2009-11-26 09:26 PM
8 V7 y* P# j' t

+ e- _% u* H- c; a1 S) A聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
" h1 g9 H1 R9 u! x4 t9 ^因為規格上沒有定義關於jitter方面的限制。
- `! l% }4 Y" E: ~1 d& N' t* m以下是對方rx的定義: V, E6 i. B5 ~) K, E; L* D' V
總頻寬3MHz，子頻寬300kHz6 j+ w# j2 t% i. }1 L/ s" m
Programmer / Controller Unit 4 E: r% Y" P1 p# M
Receiver noise bandwidth 200 kHz ; A- S# X, X* @& q
Antenna Gain Tx/Rx 　　　 2 dBi 8 S+ j) p; O7 `9 T; T5 ?0 ~' H8 P
Power Into Antenna 　　　-22 dBm 8 j3 _9 ~5 q. M3 ]/ w( X- S- ?- f
Tx Power 　　　　　　　　  -20 dBm EIRP # `5 F3 K" `# s, J
Required SNR 　　　　　　 14 dB % i+ C5 |; N& b' I  g' r
Noise Floor 　　　　　　　  -101 dBm
1 [0 t' e/ G/ B- ~6 l- WAmbient noise at receiver input  20 dB above kTB ; i6 r3 H) ~) v! ?$ Z; P) _
Receiver noise figure         4 dB
% U0 E) ]$ o# d+ V: Z跟傳輸上的耗損
. j2 E9 B0 r: F* D7 S2 n- v/ }Transmission Losses ( z! Z( M/ G+ j$ ~2 x; _
Free space loss at 2 meters 30.5 dB
- W% x2 ]& n& A+ @5 k: T9 BFade margin (with diversity) 10 dB
$ k5 r" ~& _* x' z) yExcess loss (polarisation, etc.) 15 dB + p" Z* b# b1 p/ A3 e+ E
Building penetration loss 20 dB
作者: c2467    時間: 2010-1-24 10:15 PM
謝謝大大的分享~知識因分享而壯大！
作者: jojoboy666    時間: 2010-1-25 10:14 AM
這真是一個實用的問題ㄚ！感謝您的分享~~
作者: oric    時間: 2010-1-25 12:58 PM
版主說的有道理~, ~% g9 G, _: D* S/ R. N
TX的部份確實比較care eye-diagram的好壞 , ~+ ]1 ^2 m6 h6 [
ex: rise/fall time, jitter0 p# U( [: w/ }) R' u% O! `
知識因分享而壯大！
作者: macrohan    時間: 2010-5-31 03:00 PM
PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2