Chip123 科技應用創新平台
標題:
pn junction的esd如何畫比較好？
[打印本頁]
作者:
gyamwoo
時間:
2009-11-6 05:01 PM
標題:
pn junction的esd如何畫比較好？
我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
* N5 p# k- ~ ]( r: H: r
也可以解 anttena rule的錯誤。其電路圖如下：
3 @, t8 ]3 E P
% e' ^( ^ d( I1 N6 _
而我畫的layout圖如下：
) s* Z5 u2 y: @
2 ^7 ]9 f( X% \$ C5 B5 u. R, l
* U' ?4 ^0 _* _4 b+ w a' O
我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
; m/ p9 I1 x! y6 W" s
我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
0 |$ M( u* `3 M: _# }
1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
0 @( \& d' M5 s, Z2 ^# J6 P
2.導通電流多大？跟pn接面的面積有沒有關係
+ ^* ]9 x9 {$ M# Z5 t" s. B
3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係
3 F# _. H+ `* E' g5 I- z
; r' I# {* \# e) X3 u2 [
拜託有人能給我一點指引，謝謝。
作者:
gyamwoo
時間:
2009-11-6 05:03 PM
補上
% X, e. N ~3 H4 _
電路圖的連結：
+ ? f. e% c# D/ c [& V
6 L7 R7 O9 t) e* p/ q* a+ i: T7 J
layout 圖的連結：
+ ?6 K) q0 x* z* Q3 \4 y. K
作者:
CHIP321
時間:
2009-11-13 11:32 PM
本帖最後由 CHIP321 於 2009-11-13 11:56 PM 編輯
f9 F6 F! L1 E$ w+ t& _$ D
3 j" e& U1 V: z' I! @6 K
通常我们IO的ESD会选用fab提供的结构，尤其是数字部分，diode做ESD在效率上没有GGNMOS或者SCR结构高，
' x; U* s; E! i2 x6 B
通常会用在两个需要做简单隔离的 地或者电源 之间才会采用这样的结构，
% z( T0 |2 s! \6 [- h9 d# p
击穿电压与面积无关，只与PN注入浓度相关，但是小尺寸，导通内阻大，能量耗散面积小，结构比较脆弱。
* ?7 I# j8 @ L# x: w8 V: u
具体VBR值手册会给出的，电流就很难说了，要参考HBM 模型来仿。
7 r E8 M) l3 ^7 \9 Q
两个管子size有同PAD面积一样的差不多应该可以zap到2k，cont的接触尽量均匀一致，可以参考ESD Circuits and devices - Steven H.Voldman
作者:
iamif520
時間:
2009-11-19 08:15 PM
怎麼都看不到圖片呢?
, h4 w K1 n+ K5 r8 D: |
是沒回應嗎XD
作者:
ritafung
時間:
2009-11-20 09:32 PM
diode 是需要power clamp來配合的.而power clamp可以是GGNMOS, SCR, RCGTNMOS等.
! J7 b$ @! x, V1 s! C3 H: D5 ^/ y* }
diode 的好處是面積少,對fine pitch的pad來說是非常好用的. 但是我們要注意diode 跟clamp的距離不能太遠!
# U% g" s4 {+ E5 G% R5 G% v
diode 的通電能力是跟周界有關係的.而diode 的area是跟電容有關係的.所以,如果要針對high speed 的digital pin,diode 確實是很好的方案!
v5 K. R2 D. B J7 ?7 H9 f- y
5 Q- @3 Y2 I) f! P+ o+ A5 ~
但你要千萬記得diode是不能單獨使用的,它的reverse breakdown 是非常差的!
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
2 ^7 ]9 f( X% \$ C5 B5 u. R, l