Chip123 科技應用創新平台
標題:
請問附件圖片layout圖
[打印本頁]
作者:
gwuel888
時間:
2009-11-3 09:12 PM
標題:
請問附件圖片layout圖
請問各位,以下有些問題須大家幫忙
9 ]. j) I, j! W( X
1.有人知道附件圖片layout圖,是MOS還是BJT? 或是另一種元件?
3 F; x8 H9 s1 g. b: {1 n1 m
2.若是1P2M製程其電容用材料佈局,以前都是兩層POLY畫的,但現在想知道此製程畫法
4 W1 ` a+ q" b0 X; A1 Z6 n
3.MOS電容LAYOUT有參考書籍或是建議以供參考嗎?
* Q! e0 @* X; {3 i( M9 `, y4 v
; Q0 x: |2 Z0 f9 l( c4 b# l
" B0 r$ y) X: n% G8 ^' I/ N8 s
謝謝@@
作者:
小包
時間:
2009-11-3 10:58 PM
長得有點像 lateral pnp的BJT，它只有2顆嗎??
- N' I) c8 V2 u" q& ]4 g {
1P2M只能用一般MOS當電容吧~
5 k. ]. r8 v$ ]0 \8 R
MOS當電容只要把S/D/B接到一起接VDD或GND就好了~
@8 }! J% [" U, C& [3 ^/ {
) y$ h+ F O9 X7 q
[
本帖最後由 小包 於 2009-11-3 11:00 PM 編輯
]
作者:
motofatfat
時間:
2009-11-4 10:08 AM
2.若是1P2M製程其電容用材料佈局,以前都是兩層POLY畫的,但現在想知道此製程畫法
a. }5 {* T( K+ w% f- Z
既然是 1 P 2 M 哪來 兩層POLY ?
4 b/ c$ o A. R3 J+ Q9 }& t. d2 T( C4 H- C
光憑這樣 粉難看出來
3 Q- x1 {% {! }" f
也有可能是 2 層 Metal MIM ㄉ 電容
8 y/ Y7 k% c" C5 F, ]+ r' e9 x
可以說明一下 這張圖是 Metal 層 還是 去掉 一層 METAL 以後ㄉ 圖
作者:
gwuel888
時間:
2009-11-4 01:02 PM
附件一層METAL 1+ POLY 與只有 POLY 圖片
作者:
gwuel888
時間:
2009-11-4 01:08 PM
標題:
回復 2# 的帖子
因為之前我嘗試有畫過電容,但到了LVS 時就有不知道要如何做?
! F" R" F" [$ R/ v7 V* a
請問一下
: i( w+ a2 h; \
1.那mos電容SPICE 語法如何下
5 B" m5 ]5 P0 c; u
是==> MCAP VDD! NET2 VDD! VDD! PCH W=2u l=1u
3 n4 E7 l0 }$ A' C
2.容值如何知道??
作者:
kazamigai
時間:
2009-11-4 05:39 PM
看來像是顆mos，中間一顆cont應該是D端
- \9 P" p" T4 E& e
外面一排（5顆）cont應該是S端
/ f4 S; p& p" K7 M+ b
7 ]9 S9 B2 c* d( c$ ]3 @) K% L# K
應該不是mos電容，看m1跑法並沒有把s與d接在一起
作者:
小包
時間:
2009-11-10 11:35 PM
回復
4#
gwuel888
! Z* V. R3 F4 _: f3 P
/ w9 X9 v6 m! S! B
一般mos電容的語法跟普通mos的寫法一樣，容值要請rd去根據製程推算。
/ a/ N" a1 r# X; Q
看到你po的metal1的圖，這個東西上面有4個接點，我想他真的是lateral pnp的BJT，因為這種架構的bjt是高壓製程的bjt，emitter跟base是同一塊od，中間圍上一圈poly來控製emitter跟base的關係，最外面的od才是collector
作者:
小包
時間:
2009-11-10 11:37 PM
回復
7#
小包
& K2 C v' Y* m# a" ?
5 l3 c0 }# R. r" ^* z# N
% l5 v, N8 Y M$ E$ @
不過這種bjt現在很少人用了~有些原本有做的fab廠後來也都不提供這種元件了
作者:
kazamigai
時間:
2009-11-11 09:12 AM
但我覺得不太像是BJT，因為所附上的圖有用到poly，在我的記憶中似乎沒有BJT有用到poly
作者:
gwuel888
時間:
2009-11-11 05:58 PM
1.感謝各位抽空答覆!!
5 h4 ^! r* [! ]" c1 W$ {2 g' r5 Y- U- G
2.此製程1P2M 0.6um
- m" L: n3 X* x3 y
3.附件是電容畫法結構，小弟才疏學淺 想問說此電容會是mos電容嗎?[attach]8333[/attach][attach]8333[/attach]
作者:
小包
時間:
2009-11-11 09:45 PM
回復
9#
kazamigai
& H2 {& @- S2 z( H/ d& t4 S |& Z
% o5 Q# V; W, K8 B. M
確實有這種bjt
+ Q5 E- l! M: N% |% I9 C
只是你沒有碰過
( u+ f3 o( g, [" u9 A" D
它叫做lateral架構pnp的BJT
# p5 X; `9 G8 G
為高壓製程，非常少人使用
7 |# K% P" K" J, C& i1 t6 Q
我也只lay過一次
6 ?( v4 `: B$ z& y$ U3 v1 c3 E
有本書上有介紹這種元件
; U; H" N/ H G# x) O! F. Q7 `
"analysis and design of analog integrated circuits"
- E) ]" S0 B) e$ L. A# F; [1 w
ISBN: 0-471-37752-x
. X* z4 q. A+ Z6 N- y
page 109
2 n) w; C j! F( ?2 x
你去看就知道我說的東西了
作者:
小包
時間:
2009-11-11 09:48 PM
回復
10#
gwuel888
! I# ?7 F) g& F4 Q8 H; T$ x! J& p' ]
/ B3 h M+ c+ @& k' @5 L. D, L
- s* r- a& [% \1 \
你po的圖不是mos電容吧~~
, Q0 _# z' G% H( u# _
看起來比較像是PIP電容…所以他不是1P2M吧
* z! @7 E3 K; a0 f' U
因為MOS電容長得跟普通MOS一樣
( s9 L- K+ A9 i* u
只是SOURCE/DRAIN/BULK 接POWER
5 Z6 Q/ S% g0 |& `4 D! w. H- {
GATE接訊號線
作者:
kazamigai
時間:
2009-11-12 02:58 PM
按照給的圖形來看，應該類似於此圖。
: U/ L: M4 { j( \- [4 V' K; l4 K
中間cont為Drain，外圈一排cont為Source，
- O, p3 ^' L, a* `7 P
在poly上的cont為gate，會用此劃法的情況下是想在有限的面積裡，求得最大的w值
0 w( {: m3 \- r( t$ B) n
這是小弟的經驗談（因為有畫過像此的劃法）
作者:
kazamigai
時間:
2009-11-12 04:04 PM
附上圖片
* y+ v: ~& ~8 Q. c! Y; V4 P" X
[attach]8336[/attach]
作者:
小包
時間:
2009-11-12 08:58 PM
回復
14#
kazamigai
. m I' n- `. K8 T* Y U
% \0 [/ m- c5 s) a. H9 {+ E
有道理~
( t u7 X0 G! @3 Y5 b3 w9 x
我也lay過類似的mos
5 j& n8 R7 i; [7 N. n6 Q
雖然長得不太像~
2 W! D' N/ U' n" p' u
也是一樣用poly繞drain一圈
作者:
CHIP321
時間:
2009-11-13 11:09 PM
同意kazamigai的看法，做MOS解釋要好些，如果能確認是1P2M的標準MOS製程，那么應當確認無疑了。
作者:
pkf690801
時間:
2009-11-28 07:24 AM
thanks..............................................
作者:
shangyi
時間:
2010-5-7 06:16 PM
雖然我沒畫過...但還是發表一些淺見
: D% S6 q7 D0 C) `9 D
中間那圈有接contact的應該是thin oxide
3 {! k& i9 @. C7 x; G/ m4 Z, l6 K/ ]
外面跟它相同顏色的應該是thick oxide
& @- ]6 F8 r n
有點粉紅色的應該是difusion
9 G; D, }& `6 r/ E ?
內圈應該是drain 因為周長最小 雜散電容最小
! a% h3 q1 \9 d1 a9 [* w
外圈應該是source
( K" Z6 Y$ w9 b; `+ o9 l
此種mos layout 雖然在相同面積下會有比較大的 W/L ratio
/ ^1 w0 E: s; |; |6 v) p' ?& S
但ratio值難以估算 所以比較不精準
( s$ T* ^* t D+ _7 [) H( N# v* C+ D
比較不適用於要求精準的類比電路
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2