Chip123 科技應用創新平台

標題: PNP-B J T => LVS認不到... [打印本頁]
作者: layoutarthur824    時間: 2009-10-3 10:03 PM
標題: PNP-B J T => LVS認不到...
請教各位高手
  p' t7 L1 Y$ W9 E, d) M' C製程: D352 B2 X2 l/ e& a) o( R
元件: PNP! N9 ^1 N# s/ U3 c) D- U# w
個別跑LVS時都可以過* a' b# C, q+ B# j! q4 c" K1 Q
可是兩顆放旁邊時LVS則不會過 有人可以幫我解決這個問題的嗎?/ c: T6 s+ U! _: F; S" P8 b! L  W
雙方的B腳是接地端
* c, k0 P3 e6 ?+ w3 q6 n另外也請解釋一下這是什麼原理 為什麼不可以這樣接. g& d8 ?* U# ^3 X4 ?+ O: S5 k
我最後是想要實現底下的串接法~
- I2 i% L( j! {# E% V+ N感恩  L: U/ g4 K9 [- H) W6 u
7 O3 k, u2 |! f4 v+ Z
[ 本帖最後由 layoutarthur824 於 2009-10-3 10:14 PM 編輯 ]
作者: 2k62k62k6    時間: 2009-10-3 10:03 PM
提示: 作者被禁止或刪除 內容自動屏蔽
作者: layoutarthur824    時間: 2009-10-5 04:54 AM
標題: 這個是我提出的問題詳細說明
以上可能是我問題問的不是很清楚
5 d4 U. p# j5 f  |4 n6 C: H0 o這個是我提出的問題詳細說明4 T" N; j- j0 x6 X# ?
如副檔請各位高手幫個忙囉
( k8 i5 Y/ s9 _7 p* R謝謝
- @; n& g9 T! d, ^: \% j' j4 |) n: n$ e- U: r
[ 本帖最後由 layoutarthur824 於 2009-10-5 04:55 AM 編輯 ]
作者: motofatfat    時間: 2009-10-5 09:52 AM
難以解的問題
7 {3 z) d& b9 y: X: W有2個方向來看
8 `$ u# t( N! J% }( i" G一方面可能是 你的 netlist pin 腳 對應問題% m  P3 _7 N$ P  r
從圖看來 有箭頭ㄉ是 E  中間 橫線接地的 是 B 而另外一邊是C+ }+ n4 ~5 L2 f$ R2 G# L2 F2 v
看看你ㄉ layout 與 netlist 是否市 這樣街ㄉ
% g% \  r: z& K# w$ p6 f由於P+ 會透過 P_SUB 連接 所以現在多用 一個 PSUB2  來區隔; t2 o6 [% X; w1 ~6 e; Y
用N_WELL 隔離 也有 相同效果! ?8 e, _: w( t1 q/ d6 w
7 m6 @% e8 T; k9 }
一是  command file 你ㄉ BJT 是否有加 bjt dummy layer / p( c1 H: s1 E
如果沒有可能會形成 自然ㄉ BJT 導致 LVS error
作者: skeepy    時間: 2009-10-5 04:30 PM
CC是P+所以跟GND不可分,除非每一顆單獨ISO才能串接.
作者: layoutarthur824    時間: 2009-10-6 02:38 AM
標題: 回覆SKEEPY大大
除非每一顆單獨ISO才能串接.* `2 s0 g' S7 z  v; ~
你說的單獨ISO是指??
7 v. h% S- O- N2 bD35串接PNP要怎樣才能單獨ISO呢?
作者: wiwi111    時間: 2009-10-6 09:46 AM
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.
作者: 12345    時間: 2009-10-6 11:02 PM
一般製成都只有一塊地（sub),一般就是用psub2騙過LVS,那只是區分GROUND,實際上所有地都接一起(也就是0電位,透過sub都接在一起),不然ERC會有SOFT CONNECT ERROR) i) Z3 }8 {$ O; s( ?, S) j

- R0 t8 F0 c1 e! G, |你要那樣接LVS還是可認出來(要看command file怎寫的),但是會有ERC ERROR(SOFT CONNECT),實際上是接錯C0會透過SUB接到C1,若是蓋上PSUB2,LVS會對(騙過他),可是那顆IC做出來應該就不work了.. G  R* P: S7 C8 I- i" [
) p" }$ O( M7 d, [
假如製成有NBL或DNW或twin well才能那樣接,也就是能割出獨立的PWELL,就是會圈一圈nWELL,在墊一層比較深的同type的well(NBL,DNW,twin well),這樣就會割出一塊獨立的PWELL( ISO PWELL)
+ k( K) a& X: r, Q
# d& s3 Z" X& [- qLAYOUT不是拿來就畫,文件看清楚,有空去看看剖面圖,command file.
  @4 ~2 ]4 [2 V
/ I0 G5 `+ @& O2 N# z[ 本帖最後由 12345 於 2009-10-6 11:38 PM 編輯 ]
作者: jian1712    時間: 2009-10-12 05:58 PM
是dbh035么，用DNWELL OR DEEPN 和nbl隔离起来，不然啥招都没用
作者: semico_ljj    時間: 2009-10-13 09:39 AM
没有单独的Well 隔离！
作者: moneling    時間: 2009-10-13 11:00 AM
原帖由 wiwi111 於 2009-10-6 09:46 AM 發表 5 l: ~' n2 C, x
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

9 c& S, n( a' g1 N% e. S3 ~( o1 u
上面大大說的很對~簡單來講~ 你BJT選錯了~你不能用這種寄生的BJT來做串接使用~ 建議改用垂直的BJT
$ C1 b+ T$ L# y! ~! i4 f, v$ b這種的BJT 它的 C 端一定都是接在 P-sub ~ 所以就layout 來看所有 BJT 的 C 端 都會接在 psub 上1 U. T' E! s* _3 y9 P7 L3 E% t
你可以直接把你附的檔上的BJT剖面圖~都貼一起~ 你就會發現 P-sub 都是同一個區域 的,
( `; v4 o* D4 _- ~9 E誠如其它大大講的~ 不然你就得選那種製程是可以區分 p_sub 的 ~ 不然即使你使用 dummer layer 讓它認得到 ~ 最後還是不會工作的
作者: clarkhuang    時間: 2009-10-13 02:26 PM
小弟借由 此問題 回覆請各位前輩們看我的說法對嗎?9 ?/ Z  U9 w$ b6 t0 S

2 i( H) i+ k( e+ P1 N2 R如果 上圖我在每個BJT上 都圍上 NTAP  是否可行呢??  d" Y! B+ L" c8 b: @0 w

- e% a* s8 T  o+ v8 l感謝
作者: jian1712    時間: 2009-10-13 04:23 PM
D35到底是哪家的工艺，我为什么上传不了图片，难道是我发帖太少了么
作者: fabc    時間: 2009-10-13 05:44 PM
C极只能跟psub等电位，需要单独的pbody,也许需要nbl给隔出来，这个在纯cmos工艺很难实现了，是你们的designer对工艺不够了解，让你受苦了，不过你的cross_section 画对了，怎么没看出那些C极是软连接短在一起的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2