Chip123 科技應用創新平台

標題: PNP-B J T => LVS認不到... [打印本頁]
作者: layoutarthur824    時間: 2009-10-3 10:03 PM
標題: PNP-B J T => LVS認不到...
請教各位高手1 o* Y5 P/ g) b
製程: D35
& _* F& w& g  B3 K* {元件: PNP5 l, `6 y2 j* f. y' a2 a
個別跑LVS時都可以過
9 ~8 u. k4 b% d6 N可是兩顆放旁邊時LVS則不會過 有人可以幫我解決這個問題的嗎?9 F7 Y  v1 p$ n. h4 U* S4 G
雙方的B腳是接地端2 I: k7 Q& Z2 y( U+ q, I$ c
另外也請解釋一下這是什麼原理 為什麼不可以這樣接7 L- M8 ^% q0 A* m7 N4 t
我最後是想要實現底下的串接法~
( C2 a, F; i9 A2 q  J1 U' A感恩+ N9 k2 ?# [) _  g
: ?! |4 S' O! J) Y( X% l+ I) K+ g
[ 本帖最後由 layoutarthur824 於 2009-10-3 10:14 PM 編輯 ]
作者: 2k62k62k6    時間: 2009-10-3 10:03 PM
提示: 作者被禁止或刪除 內容自動屏蔽
作者: layoutarthur824    時間: 2009-10-5 04:54 AM
標題: 這個是我提出的問題詳細說明
以上可能是我問題問的不是很清楚
% j8 x7 p1 b! ?- j4 X這個是我提出的問題詳細說明
* F4 N0 c- W" I% r* [% k如副檔請各位高手幫個忙囉% ^9 J. Y* U0 r) g( }
謝謝
$ o( E: j& U: U! A, l- p/ Y' x7 R  U) U* [
[ 本帖最後由 layoutarthur824 於 2009-10-5 04:55 AM 編輯 ]
作者: motofatfat    時間: 2009-10-5 09:52 AM
難以解的問題; z) O9 f" @; s( v# N
有2個方向來看
+ X6 Y& {7 V; T1 [5 `; v2 w1 ~2 g一方面可能是 你的 netlist pin 腳 對應問題
% y8 r( m4 E$ l  |- ?' a從圖看來 有箭頭ㄉ是 E  中間 橫線接地的 是 B 而另外一邊是C/ E$ l6 I2 c+ b$ e% l! p" p( M
看看你ㄉ layout 與 netlist 是否市 這樣街ㄉ
6 c& ?4 B4 @0 d; n由於P+ 會透過 P_SUB 連接 所以現在多用 一個 PSUB2  來區隔) r% n1 U, s% O  q9 ?, _
用N_WELL 隔離 也有 相同效果( k: \  c1 K1 ]+ o* z2 v: n$ G# Q& e
' C7 U7 \( @3 h3 u! f% v
一是  command file 你ㄉ BJT 是否有加 bjt dummy layer
2 r7 H) H0 Z% M, w) Q' L如果沒有可能會形成 自然ㄉ BJT 導致 LVS error
作者: skeepy    時間: 2009-10-5 04:30 PM
CC是P+所以跟GND不可分,除非每一顆單獨ISO才能串接.
作者: layoutarthur824    時間: 2009-10-6 02:38 AM
標題: 回覆SKEEPY大大
除非每一顆單獨ISO才能串接.. b; q) s# o4 A# E
你說的單獨ISO是指??
$ ?" [) }- \% ]+ _! CD35串接PNP要怎樣才能單獨ISO呢?
作者: wiwi111    時間: 2009-10-6 09:46 AM
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.
作者: 12345    時間: 2009-10-6 11:02 PM
一般製成都只有一塊地（sub),一般就是用psub2騙過LVS,那只是區分GROUND,實際上所有地都接一起(也就是0電位,透過sub都接在一起),不然ERC會有SOFT CONNECT ERROR
# ?9 F; p: O% @" T- ?
- O0 G( i3 ?' k' R( R- O你要那樣接LVS還是可認出來(要看command file怎寫的),但是會有ERC ERROR(SOFT CONNECT),實際上是接錯C0會透過SUB接到C1,若是蓋上PSUB2,LVS會對(騙過他),可是那顆IC做出來應該就不work了.
, y) E' K# b& g4 j. T, `/ I. C/ g# N& i% U1 J
假如製成有NBL或DNW或twin well才能那樣接,也就是能割出獨立的PWELL,就是會圈一圈nWELL,在墊一層比較深的同type的well(NBL,DNW,twin well),這樣就會割出一塊獨立的PWELL( ISO PWELL)
: i& C) s+ r- U1 h& W) `
5 B, |; ^+ b2 C7 KLAYOUT不是拿來就畫,文件看清楚,有空去看看剖面圖,command file.  p/ ?. h, l% ~" J  @$ M

: l8 h- P/ m* ?9 \[ 本帖最後由 12345 於 2009-10-6 11:38 PM 編輯 ]
作者: jian1712    時間: 2009-10-12 05:58 PM
是dbh035么，用DNWELL OR DEEPN 和nbl隔离起来，不然啥招都没用
作者: semico_ljj    時間: 2009-10-13 09:39 AM
没有单独的Well 隔离！
作者: moneling    時間: 2009-10-13 11:00 AM
原帖由 wiwi111 於 2009-10-6 09:46 AM 發表 * U; m4 ]' d6 A" D
外圈的 psub(C0,C1) 電性上是只能接到gnd.除非你有twin well,也就是有Pwell 把C0,C1 端隔開(即ISO)才能都認到.

- |1 u% f3 T+ V* u. h. C! H/ F
9 w1 U2 K  s; P( `" c1 U6 I上面大大說的很對~簡單來講~ 你BJT選錯了~你不能用這種寄生的BJT來做串接使用~ 建議改用垂直的BJT % w2 Q1 i$ |/ D1 M: R! R% A
這種的BJT 它的 C 端一定都是接在 P-sub ~ 所以就layout 來看所有 BJT 的 C 端 都會接在 psub 上5 F1 j2 g* R3 m9 z6 N1 r; c) B
你可以直接把你附的檔上的BJT剖面圖~都貼一起~ 你就會發現 P-sub 都是同一個區域 的, 1 B0 i- i' I$ N( A1 O
誠如其它大大講的~ 不然你就得選那種製程是可以區分 p_sub 的 ~ 不然即使你使用 dummer layer 讓它認得到 ~ 最後還是不會工作的
作者: clarkhuang    時間: 2009-10-13 02:26 PM
小弟借由 此問題 回覆請各位前輩們看我的說法對嗎?
  V; @. \; Z1 {/ K* ~% _# X
8 S- {) o2 b2 I4 j& M9 q9 r如果 上圖我在每個BJT上 都圍上 NTAP  是否可行呢??. V$ c8 `, h2 R1 J1 \

( f/ e9 K. Q$ H% }0 y1 a0 K感謝
作者: jian1712    時間: 2009-10-13 04:23 PM
D35到底是哪家的工艺，我为什么上传不了图片，难道是我发帖太少了么
作者: fabc    時間: 2009-10-13 05:44 PM
C极只能跟psub等电位，需要单独的pbody,也许需要nbl给隔出来，这个在纯cmos工艺很难实现了，是你们的designer对工艺不够了解，让你受苦了，不过你的cross_section 画对了，怎么没看出那些C极是软连接短在一起的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2