Chip123 科技應用創新平台
標題:
SDM ADC 問題
[打印本頁]
作者:
qw101
時間:
2009-8-27 01:19 PM
標題:
SDM ADC 問題
1.為什麼SDM ADC要看DR這個數值
; f# K3 z1 V( R: _, c8 w6 F
2.不同時間延遲的架構(unit-delay和half-delay)會有什麼差別
# h- s0 B# o( F1 o B
3.我對頻率軸取log值,頻率會有問題,使用matlab時
: W# _- w2 s) `. ~9 G6 |
4.Hspice輸出的.lis檔如下
4 H* @' q1 s( p' u7 W7 T
time voltage
, L( E) \- K( M% q
t1 a
! D3 I( ~* Z5 I$ V
t2 b
/ n5 w, h) N$ G8 v9 Z8 d$ h( g
t3 c
' |' h) ~, D( r+ U
t4 d
5 ^, \& [3 f: ^% Q7 ~3 Z0 j# m
若我要每隔5個間隔取一點,要如何做,ps不要用.measure指令.
7 o& p* {/ O% W) C8 G" s
謝謝
作者:
liangshangquan
時間:
2009-9-4 03:00 PM
1 DR is dynamic range？
2 X( l& m! C* Q/ {: a5 `
2 STF NTF函數會不同，電路時序也有區別
* q! \" ?5 `0 r+ X$ A
4 perl處理
作者:
qw101
時間:
2009-9-7 05:02 PM
1.DR=Dynamic Range
1 R+ N4 ]) e# G) Y4 y( ]
2.如何增加Signal bandwidth(ex10Hz~20KHz,下圖Signal bandwidth太少了)除了跟OP bandwith and SR外,會跟Sampling rate或是其他參數有關嗎?
1 j$ J P4 k4 g) C- J( V s
[attach]7823[/attach]
作者:
lqlcug
時間:
2009-9-10 10:08 PM
SD仿真时，由于hspice采用的是变步长仿真。所以等点数取样时不太准确的，最后是周期性的取样。固定一个时间间隔取样。这样你可以采用hspice中的interp
, p3 ^1 j- t+ t
.option interp=1
f" e* i r; W4 W, `
再.tran中选择你要打印的起始时间点和间隔时间，以及结束时间。
! ], T' X5 ^+ r2 u! l
这样你就可以再积分相输出SD的值。也就离散化了！
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2