Chip123 科技應用創新平台

標題: 關於VCO的電容layout [打印本頁]
作者: laasong    時間: 2009-7-29 04:24 PM
標題: 關於VCO的電容layout
小弟在畫VCO的layout時遇到了這個問題,問了其他人  他們都說沒看過這問題& O: y+ j. H# V1 V& H
只好在這求助於版上各位高手們 我只知道是問題是電容的部分  卻無法找出問題所在orz; c" ^7 [3 S8 U1 u  W. {1 H' _
[attach]7559[/attach]! E6 c. `! c2 W' I- c

4 P6 \! x$ o: f) F" |# A1 O[ 本帖最後由 laasong 於 2009-7-29 04:26 PM 編輯 ]
作者: minzyyl    時間: 2009-7-29 07:26 PM
1,確認下layout中到底有沒有這個電容, p1 f* e/ E0 `" x

6 b2 [8 A3 M1 }9 M2, 如果電路中還有類似的電容被識別了, 比較下識別的電容和這個電容的區別$ G1 ~: Y) @0 v. j1 U$ d

+ _' A3 E* W" X" B! l3, 模擬下layout中這個不能被識別的電容環境, 單獨做一個layout,只有這種電容,(可先單獨一個電容模擬,如果通過,則把周邊環境逐漸加上,例如原layout中兩個電容有一端是merge在一起的), 看能不能被識別.
* c! A* w  ?4 D* }
. |! P' O: n) ?# e# c+ B4, 如果單獨能識別,而加上周邊環境后不識別,則可能是command file有問題,或者layout中的電容有了多餘的層導致command file無法識別。1 O; L0 ^# Y# D  N
+ e) Y2 Q4 Z) X4 m- B, \
綜合以上應該查不多能找到問題所在了.
作者: 小朱仔    時間: 2009-7-30 12:39 AM
除了上述大大所說,
7 d5 ~, S8 H" X- F- @小弟建議可以檢查一下SPICE Netlist,
' i1 G: k  X+ [; U確定一下 model name是否正確後面的電容值寫法是否正確,
! z) T& k) V3 {( ~) a+ l1 b若不正確也會造成找不到電容的狀況,7 H+ j- j7 e" A; r: E6 b' v0 o
參考看看~~
作者: laasong    時間: 2009-7-30 05:53 PM
單跑一個電容也是有一樣的問題   我快哭了
! l' h, y+ c9 H3 {: l/ {0 b好不容易每個block都畫好  卻出現這種問題
4 q( k  l* `9 @/ e4 G9 m但同學的卻不會這樣
作者: uurtu666    時間: 2009-8-8 02:07 PM
這是屬於屬性錯誤,先檢查你的電容值是否有錯誤,或是netlist檔中對於該電容描述是否與你拿到的電容值有出入
作者: gyamwoo    時間: 2009-8-9 05:19 PM
你的電容是用wos的話，layout裡pdk叫出來的也要是wos的喔。
7 I# g" d. J7 |) X1 q! t: S還有你用pdk的話，沒理由會出錯。檢查看看lvs rule
作者: laasong    時間: 2009-8-16 04:52 PM
我把整個資料夾重新換過  然後製成檔也更新後就沒出現了, c% p& t0 X' r; V) S) x

- v; L' I  b1 q$ f6 q& X% P可能是我之前設定的時候用到舊的  
7 v4 O/ a; p2 C1 K' ?' ~% O ' K3 m% ]* L9 S1 M* T
不好意思 麻煩到版上的高手們orz



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2