Chip123 科技應用創新平台
標題:
DLL vs. PLL
[打印本頁]
作者:
taofeng
時間:
2009-7-25 07:46 AM
標題:
DLL vs. PLL
请问同�用DLL和PLL架构�计的频率综合器， 为什么一般DLL（或者说全数字的）要比PLL的功耗要低？ 是由于DLL没有VCO的原因吗？？
2 M; a9 x' y( R4 o* u
% x% t5 g' x! t3 A) i7 v% p
谢谢！
作者:
super
時間:
2009-7-27 12:17 PM
DLL也是有VCO 只是他用INVERTER TYPE作VCO ..
. f7 \) }; m4 G/ u; d N- ^
我是認為應該是 INVERTER TYPE的VCO 本身耗電就小 而LC 的VCO 耗電量大 ,,
: Y3 Y. g2 o, h; E7 \* \
這是我的淺見 不知道其他人有無其他見解.
作者:
afor
時間:
2009-7-29 12:09 AM
DLL 的delay cell基本上不叫VCO而是稱為VCDL(voltage control delay line)
作者:
gyamwoo
時間:
2009-7-29 07:45 AM
是因為invertor type的vcdl是處於on/off的訊號，而LC的MOS是處於sat/tri的使電流一直時都有。
+ e' \8 A' E1 I$ x$ C, [0 E
可以這樣說它們power相距甚大的原因嗎？
作者:
semico_ljj
時間:
2009-7-29 11:46 AM
我觉得在高速情况下，VCDL的耗电也不低！可能VCDL工艺上实现比LC简单吧
作者:
layes2
時間:
2009-7-30 12:24 PM
DLL 's area should less than PLL
. u% `) p) x" g# x3 U3 D0 `
and more stable. (90 degree)
, o# X2 X V7 R0 \& g" A( @3 i
other things are the same.
作者:
finster
時間:
2009-8-3 01:17 PM
DLL是利用delay cell來產生出所需要的phase,如同afor所言,它是藉由電壓控制來調整delay time為多少的一種架構
" X6 P- i) o# r, ^ m, D0 M
而PLL基本上也是一種藉由電壓控制來產生出振盪頻率的一種架構,不過,它是close loop的一種方式
+ o% l! j5 z- Y- q
其實,DLL和PLL兩者非常接近,就以應用層面來說,PLL的應用層面會比DLL來的廣一些
) R, b' M9 R0 V2 A0 w
DLL和PLL都可以由純數位來實現,不過,一般來說,PLL還是比較適合用類比的方式來實現
) H, X6 H/ M1 Q+ o2 S; m
而DLL,就以我個人的使用,可以為類比,也可以為數位,不過,我個人比較偏向用類比的方式來實現,而它的耗電,其實兩者的耗電差不多,但若是用純數位來實現,當然是DLL會比較省電
& q6 S& x4 R4 I' m7 \
而DLL的VCDL,其實你可以把它視為VCO的一種變形電路來看待會比較容易理解
作者:
einsect
時間:
2009-9-2 03:59 PM
標題:
回復 6# 的帖子
謝謝
, N9 {9 n* X& p+ I4 Z; g0 K; G
對我獲益良多
% w) A, P' i. c
我也在研究這個東西
$ ^ J5 f4 ~' L
感恩
2 X% P; K$ x& s" E. b
~~~~~~~~~
作者:
c2467
時間:
2010-1-24 10:23 PM
謝謝大大的分享~知識因分享而壯大！
作者:
oric
時間:
2010-1-25 07:38 PM
版主講解的很清楚~讓我受益良多~感謝
作者:
p12345q1
時間:
2021-12-21 04:45 PM
最近在研究PLL與DLL, 感謝大大無私分享!!
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
