Chip123 科技應用創新平台

標題: 請教幾個關於SDM的問題 [打印本頁]
作者: markcheng    時間: 2009-7-20 03:24 PM
標題: 請教幾個關於SDM的問題
最近在涉略SDM,也看了許多版上的討論- d5 V' s2 Q6 I5 n/ H2 w* a
發現這還真是熱門的話題% n. w' s6 e7 o; s! M8 w5 b4 D" K
在這有個問題! ^) `$ ~: Y# I2 r: O% m4 G
希望各位不吝賜教  A: a# ^+ t2 n
1.就是假設我電路操作電壓是正電源vdd , 我1-bit dac出來的vref電壓我覺得應該是0 跟vdd , 但我看過一些資料,他們的vref會是大約2/3*vdd跟1/3*vdd ,  為什麼? , 這樣有什麼好處嗎
0 g5 M) n8 z1 |6 F2.我在估算SNR時 , 都是把DFT後的值 , [ 輸入信號的積分 / NOISE信號的積分 ] 再取db , 再根據理論公式來換算大約是幾bit , 最後再跑tran , 將輸入換成dc值來驗證有沒有到達想要的bit數 , 想請問這樣的方式有沒有瑕疵 , 有沒有少考慮到什麼 5 H0 {1 V9 g2 t5 F9 J5 O
3. 因為我是跑spectre , 裡面有ㄧ階SDM 的behavior modle , 我跑的條件是fin=1k , fsample=4096k, OSR是2048 , 我tran跑了4m sec , 之後做dft  ,頻譜圖很正常 , noise shaping也有出來  , 但是我把behaior modle換成自己兜的電路, 上述模擬條件ㄧ模ㄧ樣, 我只改變了開關跟比較器(用real電路) , op還是用ideal的 , 跑出來的頻譜圖 ,在低頻小於500hz會往上翹 , 請問是什麼原因 , 想說是不是op的offset造成低頻的noise , 不過我op是用ideal的 ,應該不會有offset這個問題 ,
0 X+ T' i6 m% |1 C- T: r; o- }1 \# z' n
以上幾個問題,想請教大家,感謝各位的指導
作者: kuohsi    時間: 2009-7-20 08:25 PM
問題一：
' Z1 b7 G- F1 Z: N實際電路的Vref會以OPA的Output swing作考量，
1 c+ m9 `$ t! i# G2 {& S" C/ O想一想哪一個OPA的OUTPUT swing可以0~~VDD?沒有% h$ C4 V4 B7 n  N
所以1/3*VDD~~2/3*VDD的Vref是比較正常的，( |1 _( e9 B* T1 k# r6 |
可是怎麼有些論文是0~~VDD呢?
; ~) U) ?% u0 F; @1 {1 a因為比較方便實作，但是，回授係數可能會再調小一些!4 j8 h' Y* Y0 y( E& v6 \
只是論文都不會告訴你!!
作者: hyseresis    時間: 2009-7-23 04:48 PM
問題三:
8 O! O/ A. e: n/ h: e# }8 N有可能是開關造成的noise,因為開關的noise大部分都是低頻的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2