Chip123 科技應用創新平台
標題:
請教幾個關於SDM的問題
[打印本頁]
作者:
markcheng
時間:
2009-7-20 03:24 PM
標題:
請教幾個關於SDM的問題
最近在涉略SDM,也看了許多版上的討論
9 e$ y3 c4 [- q( m- y0 S6 F
發現這還真是熱門的話題
4 r4 [, k: S& e
在這有個問題
- i. T6 f$ r. A. x, R
希望各位不吝賜教
. f: \9 v, [4 ]3 |/ T/ |
1.就是假設我電路操作電壓是正電源vdd , 我1-bit dac出來的vref電壓我覺得應該是0 跟vdd , 但我看過一些資料,他們的vref會是大約2/3*vdd跟1/3*vdd , 為什麼? , 這樣有什麼好處嗎
) q! \! B; ^1 L9 |! A2 U' V! ~" }
2.我在估算SNR時 , 都是把DFT後的值 , [ 輸入信號的積分 / NOISE信號的積分 ] 再取db , 再根據理論公式來換算大約是幾bit , 最後再跑tran , 將輸入換成dc值來驗證有沒有到達想要的bit數 , 想請問這樣的方式有沒有瑕疵 , 有沒有少考慮到什麼
# v: N! i1 n$ V8 g* D' G5 Z4 `
3. 因為我是跑spectre , 裡面有ㄧ階SDM 的behavior modle , 我跑的條件是fin=1k , fsample=4096k, OSR是2048 , 我tran跑了4m sec , 之後做dft ,頻譜圖很正常 , noise shaping也有出來 , 但是我把behaior modle換成自己兜的電路, 上述模擬條件ㄧ模ㄧ樣, 我只改變了開關跟比較器(用real電路) , op還是用ideal的 , 跑出來的頻譜圖 ,在低頻小於500hz會往上翹 , 請問是什麼原因 , 想說是不是op的offset造成低頻的noise , 不過我op是用ideal的 ,應該不會有offset這個問題 ,
, B9 A; I' }( g
& }+ @* ]; O. T, D2 j5 C% i
以上幾個問題,想請教大家,感謝各位的指導
作者:
kuohsi
時間:
2009-7-20 08:25 PM
問題一：
9 M% N% j% ?; Y
實際電路的Vref會以OPA的Output swing作考量，
4 L/ v5 B7 O. t. x# H
想一想哪一個OPA的OUTPUT swing可以0~~VDD?沒有
" K: B* p* F& S' K5 e2 i& C& E
所以1/3*VDD~~2/3*VDD的Vref是比較正常的，
6 f5 W- ?0 z# ^: A* u% n N% a9 Y' E
可是怎麼有些論文是0~~VDD呢?
: F C9 ~0 j' x: I5 N5 n. Y: ~
因為比較方便實作，但是，回授係數可能會再調小一些!
0 S K$ a- D2 l% Q N2 Z
只是論文都不會告訴你!!
作者:
hyseresis
時間:
2009-7-23 04:48 PM
問題三:
6 O2 u. P: A; @5 A& r( e$ `8 b; Z. V
有可能是開關造成的noise,因為開關的noise大部分都是低頻的
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
