Chip123 科技應用創新平台
標題:
請問SSCG PLL如何設計??
[打印本頁]
作者:
brighton
時間:
2009-7-13 11:52 PM
標題:
請問SSCG PLL如何設計??
最近剛在學習如何設計SSCG PLL, 有些問題想跟諸位前輩請教一下
\" b) N/ ]7 }- n R
1. Modulation profile 如何選擇?? 三角波 or sine-wave or ....
: t1 ]. l5 y3 x: A5 w
2. Modulation frequency, amplitude如何決定?? 假設展頻的幅度是+/-1%, 那相對應主頻的power spectrum可下降幾dB??
* K: `; q' ~8 Q$ F
有沒有相關資料可以參考, 謝謝
作者:
finster
時間:
2009-7-14 03:18 PM
你可以去IEEE搜尋一下就會有相關的paper和介紹
+ m: B- G9 i. j5 f2 E) A
基本上SSCG with PLL的架構並不多,主要變化只有兩大類,一是從CP with LPF著手,另外一個則是從POST-div著手
! J. S; c3 B4 V; {
至於modulation是三角波,還是sin-wave or ....,我印象中在IEEE中有paper比較過各種modulation的效果,不過,那是純理論的paper,你可以用關鍵字搜尋一下,一般來說大都是用三角波作為modulation,原因是電路會比較容易實現
3 ]4 B7 |0 i) k* k2 Q9 r
另外,Intel也有幾篇介紹SSCG with PLL的文章,你可以用Google查一下,大概有十幾頁吧
3 A8 v3 N3 ~$ ^
最後,你也可以用SSCG這個關鍵字查尋相關產品資料,有幾家國外公司都有介紹
作者:
taofeng
時間:
2009-7-16 05:00 PM
考虑到peak power reduction和design cost, 一般选择三角波调制！
% x2 y: ~6 X& \% ~3 ^4 B1 Y
8 I7 J) l! n$ o+ r4 N! y
可以用 20×log10(SR*N*f/fm)来计算discrete peak reduction. (SR is the spread ratio, N is the harmonic, f is the fundamental frequency and fm is the modulation frequency).
/ Q' e- n9 J* Z5 G
" x2 H2 j: i$ d/ C* x$ |1 E1 C; a
可以大家一起讨论一下！
作者:
taofeng
時間:
2009-7-16 05:04 PM
標題:
回復 2# 的帖子
那篇比较不同调制的是在 transaction on EMC上
作者:
brighton
時間:
2009-7-18 08:37 AM
感謝taofeng的分享,有關公式20log(SR.N.f/fm)的部分我想請問兩個問題
5 N. Z ^( n1 ^4 }$ n8 q3 F+ p- J
1. 有相關的文章可以解釋這公式如何得到??
2 E+ F* h J' C8 k4 j; _
2. 越高頻的harmonic, peak energy reduction越高, 這是為什麼呢??
作者:
afor
時間:
2009-7-18 01:45 PM
剛好碩論是做SSCG
2 e9 ^3 s# F! s2 i
Modulation profile 一般要看應用系統的規格，不過最常見的是三角波調變，因為是線性調變，且較易實現。
0 C* a' ?0 x9 G
Modulation frequency, amplitude也是要看應用系統所要求，規格是拿來跟人比較，若沒有照特定商用規格(ex: SATA)就看一些paper，看一般規格大概是多少。
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2