Chip123 科技應用創新平台

標題: 關於amp的match問題 [打印本頁]
作者: minzyyl    時間: 2009-7-11 03:59 PM
標題: 關於amp的match問題
如圖所示之amp,M2,M3的M=4, gate輸入分別為IN,IP; 現在主要討論M2,M3的place match, 和同僚討論哪種place可能較好,最後得出的結論不一緻,誰能給點意見?
* @) m. n% ~1 L$ e/ A" F  \
+ w3 F$ H/ s* {參數: M2,M3一样: W/L=6/2, M=4,以下3种方案佈局時周邊都加dummy.6 B. ?5 [* w& b3 q, l! c3 z: W, _
我們的place方案是：
* u& H* ~) ]" ^4 J1: A B A B
. C, X' t& O# `1 ^' A. V2 C; O: S   B A B A7 [/ \/ t6 E" N+ I* J0 S& _/ n2 @
這種佈局可以保持電流方向一致,對稱性也較好, 但不能共用S/D
7 p; R& u' _) W1 v" O# s9 A3 y$ N2: A B B A
5 S1 k& G- K7 V0 n   B A A B
$ A; W7 M# J$ O* d, i6 u8 K對稱性不錯,而且能全部共用S/D,但current方向不一緻0 H- _  q7 k6 Y+ M$ y( s
3: A A B B
, @2 Z0 }! E4 I   B B A A0 w. b! S' R) X
對稱性應該沒上面兩种好,不過也能全部共用S/D, current方向不一緻- N- N+ a- Q) Y0 t9 U- q
" k7 D2 Z  z+ x3 e7 d# \: w9 ]
大家一般採用哪种? 能說說理由嗎?
! \: S! g0 Y) l) p5 |8 a
0 K. f$ S- a) j8 z, V[ 本帖最後由 minzyyl 於 2009-7-11 04:00 PM 編輯 ]
作者: minzyyl    時間: 2009-7-12 03:39 PM
沒人知道嗎?
, D8 K% s: h  p% n9 m7 x' E+ F; X& H7 ^3 D# O
沒人知道嗎?  V4 B1 X: N# z7 s1 E. ^- ~) O! d
" T( c& m* s/ U. q% k# X
沒人知道嗎?
作者: hiyato    時間: 2009-7-12 11:50 PM
通常應該都是使用2的方案，雖然SD的部分沒辦法共用，但至少可做到中央對稱。
作者: 腳踏    時間: 2009-7-13 09:42 AM
三種都可以  LAYOUT上大多是面積上的考量比較多 2 x; p8 z' Q' M+ a; l; i5 W+ B
大多數都試看RD的喜好 問一下RD比較好
作者: alai    時間: 2009-7-13 11:17 AM
个人比教喜欢第二种，它是共质心（common-centroid)结构分散性也比较好。* Y- h5 _. V. }
第一种不能共用S/D，active不能合并，比较占面积。: x( o2 y0 y* i; {& H! E3 c! c& x
第三种分散性不如第二种。( e$ z+ E% s3 l3 Z
8 A7 G; @5 k. g) @! Z
[ 本帖最後由 alai 於 2009-7-13 11:20 AM 編輯 ]
作者: man52013142002    時間: 2009-7-13 11:45 AM
第二種較匹配
2 ^1 C& P* {5 b/ L# M2 e
( K1 @1 u1 ~3 R( N可是為什麼電流方向不一致@@?
: V* G0 P+ t- A- \' Z# X
% c9 I6 s0 _7 Y5 W- o然到不能不共用 讓他電流一致嗎^o^
作者: minzyyl    時間: 2009-7-13 10:59 PM
原帖由 man52013142002 於 2009-7-13 11:45 AM 發表
8 P; O  ]8 Z) N  {第二種較匹配6 q2 m" c8 V2 L+ A) Z

5 v8 B2 J' z+ i8 c0 R可是為什麼電流方向不一致@@?* [, e/ X/ o/ C6 i5 J1 I. ?

% `5 Q. V& W4 Y8 k) w. [9 t然到不能不共用 讓他電流一致嗎^o^

, o) d3 Z9 D8 y* Q0 \
- w( [. c" |) W2 N8 @如果S/D共用了則unit單元電流方向不一緻了
作者: wiwi111    時間: 2009-7-14 01:19 AM
類比電路一般都會有Trim Fuse,它就能把電路bias 回所要的特性中
) f0 M, v- G  c8 d) M! ^2 I所以,不,要那麼在意maching(不然你電路會很難做),這些都可調整回來的......
作者: in381    時間: 2009-7-14 08:51 AM
其實那三種方式都可以,但是若是碰到非對稱的DEVICE時, Source & Drain 的方向性就有影響囉
作者: man52013142002    時間: 2009-7-14 10:18 AM
所以
( ^' S' Q; w, ~: C
3 C3 ^  Y2 Q0 h5 [6 d主要是要看電流方向有無對稱 是嗎
作者: hoodlum    時間: 2009-7-14 06:30 PM
方法二5 u3 ^. g" M: u2 a
若不共用SD還是有機會讓電流方向一致吧???
作者: minzyyl    時間: 2009-7-14 07:00 PM
看來各傢都有不同的看法阿* ?) H5 s  K) O( e; z. p  I

( i, l( \! X5 G2 w0 `$ i光考量對稱性, 肯定第2种優先, 但有時候對電流方向性比較care, 結果就不同了, 希望有經驗的Designer給點意見
作者: HanGu    時間: 2009-7-16 09:55 PM
一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。2 E! |  D: G; z" w5 `: Y
電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境1 j: P1 |# Z5 K
都是一樣的。
作者: karenchen    時間: 2009-7-17 04:07 PM
標題: 我會使用第二種
如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ
作者: minzyyl    時間: 2009-7-18 04:03 PM
原帖由 HanGu 於 2009-7-16 09:55 PM 發表
* t8 q0 m8 P1 A6 {9 J) j0 g( h4 k6 B一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。: T2 Z  O7 U) B4 d+ n' f) y$ n1 a7 r* G
電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境  t7 m6 T3 [7 u8 E
都 ...

& r7 B' m0 w2 }: s  `
1 D+ N4 K: C& l1 N! `5 U9 m: M8 I6 `/ e0 A
4 F7 D7 O# u5 e3 S0 ?
第一种方案對稱中心應該有2個了,而且這種不屬於common-central, A/B分佈的確最均衡,但這種不能S/D共用，就是説沒那麽緊湊. - N+ R7 o# C1 |' {

! w. ~9 _8 P$ ^% D我覺得這個問題也沒有統一的標準,一般來説只有那種特別有經驗的designer才能知道自己應該用哪种方式,大多數的時候還是由layouter決定哪种擺放方式.畢竟有時候考慮的更多是電流,或者對寄生電容更敏感等.
作者: minzyyl    時間: 2009-7-18 04:04 PM
原帖由 karenchen 於 2009-7-17 04:07 PM 發表 1 f0 o4 B8 K; ^* G3 y- o
如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ

0 K0 H/ S8 M9 r% e) p0 {# o4 T: Y( R) N* U; P
, V! C4 J4 ]. g7 j9 _0 s. O6 E
9 N1 J, M2 e3 D- a- V' L% d
8 T, `: A8 p+ @( O: G0 p: R6 _
                  9 z8 g" w- E, M
                 
9 W0 }6 b' C- _請問STI效應具體指？
  A+ R; p% Q5 ]$ x1 w3 |$ O' Y- D& A1 u( I/ F1 U% _7 r8 |. ?+ D5 ?
                                                               
! i! F& F( a! X2 `/ T8 S* m                                             ?
作者: 瓦片小屋    時間: 2009-7-18 05:20 PM
我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！
作者: erwbeflkw    時間: 2009-7-18 08:06 PM
方案一：2 X% Y$ J$ D3 R# L1 `
  AB     AB2 K7 }7 c! H' ^- t# _( S) H6 w
        x' u0 ?7 p; k" H! t
  BA     BA　　兩個兩個相互共用應該也算common-central
2 N* e, E: @- D5 ]0 ^: G6 \. S; i- @  J8 C% C
如果不共用3 M1 I- |( q" S6 c
　A      B          A      B3 i8 A' t. B5 O0 [4 ]6 T
        x        X         x6 |2 ^' G' z  s
　B      A          B      A   
4 ?0 j$ j" o) d　　x1　　　　　x2
- M+ a  V5 g! }) I. Sx1 屬於 common-central
1 z3 J' u7 L7 B0 Fx2 屬於 common-central
, [9 l; V/ i  Cx1和x2 的central 又落在大X上所以應該也算common-central" t7 T5 y; V$ ]$ u- `/ U
兩個A接近大X的central又跟兩個A遠離大X的central重疊
$ o+ M8 n. `) g  h! j& V
) S+ \7 w" h" M- t
" ?5 g* `3 x# M1 h# ~! v方案二已經是public 的 know-how了，如果有面積考量的話，當然就用這個  B8 b/ ~* q* Q% g$ o, w0 q& Y' K
方案三會比會比方案一還弱吧，如果有再多一組的話，雖然也是common-central
作者: semico_ljj    時間: 2009-7-18 10:36 PM
用第二种！
作者: minzyyl    時間: 2009-7-19 08:26 AM
原帖由 瓦片小屋 於 2009-7-18 05:20 PM 發表
# U4 P5 ?: O* B/ s1 c5 a% h0 [我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！
# Y- X( T+ u2 j2 q* Z

7 A7 M6 F4 I5 E1 ]+ Z& Q, {# @1 _3 ]3 y4 |6 s
    何解? RD不一定正確吧?
作者: minzyyl    時間: 2009-7-19 08:30 AM
原帖由 erwbeflkw 於 2009-7-18 08:06 PM 發表
8 A1 {. E0 i' e方案一：
! A9 M: z5 V8 q; H' t! I/ s  AB     AB6 c3 N4 h( k3 y1 W# j. r" w3 V. B
        x* E" n: ^  m  X9 a2 e/ L
  BA     BA　　兩個兩個相互共用應該也算common-central
# y6 x9 b1 y7 L! S0 I5 f
) y5 `$ G9 `& Y7 Y: _* O6 c  \如果不共用. P6 B# r2 G" X: M* C) k' b
　A      B          A      B
2 P+ _% }( U  w3 w/ x1 S        x        X         x; b( ]2 Y8 v; ^, d6 _9 m( f
　B      A          B      A   : f3 j% Z! Y: F% K( Z1 O
　　 ...
6 r# X! H+ |% A! ]: N: W: J* `
* a# F' X, K: T; t" E8 w
方案一勉強算CC,兩兩共用但中間不共用,可能不是很match,其他基本上同意.$ Y' ]( z, ]8 w7 Y, s+ c

/ _" G% Y( D/ F5 l4 \% u" Y2 g第二种如果不共用,感覺就對稱電流方向考慮應該是最好的,感覺不理想的就是如果電路比較在乎計生電容,也就是說RD比較在乎速度,就不是最佳的了吧? 不知道分析的對不對
作者: songyafan    時間: 2009-7-19 01:56 PM
If you are very care match and the current ,I suggest you use the two, because its match very good than the others, about the current's orientation , you don't share the S/D can be OK.
作者: lnxmj    時間: 2009-7-24 08:25 AM
標題: 整体间的电流方向是一致的。。。。。。
但是把A,B看成一个整体时，整体间的电流方向是一致的。。。。。。
作者: nebula0911    時間: 2009-7-30 03:12 PM
以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.3 \8 Q/ x! M, F! F
RD聽到這個理由一般都會接受.畢竟省面積到處都可能作的到,唯有輸入級的面積是省不了的!!(當然先決條件是RD能認同)
作者: li202    時間: 2009-7-30 05:38 PM
原帖由 nebula0911 於 2009-7-30 03:12 PM 發表 , {4 e* i. F, L* n' Y# U6 u) j$ j
以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果./ {/ k0 U6 B1 A% N% n
RD聽到這個理由一般都會接受.畢竟省 ...
  L' V6 j( K, p4 Y
% _' q" p+ I  ?- V- k
+1
: c' Q& D+ @( |/ O
- D; M: U; j; w) V- N$ v+ e輸入級的match是最重要的, 他會影響許多性能優劣
作者: lethalkiss1    時間: 2009-8-2 08:51 PM
当然第2种啊
& Y, o& I1 z3 p7 R+ B1  面积小
5 c' Q8 j& ?8 B) e( H2 drain 面积最小， 与sub 的电容小  G' ?/ D- g+ b# T0 R
3 符合common central  
* m2 F: N8 {; k- Z  W$ ~
; {7 F2 ?9 e- I7 _$ M% A$ @类比电路的mos  match， 最关键是gate基本一致， 这样vt的偏差最小啊，  就算电流方向不一致， 如果有个偏差的话， 那a和b 也是一起偏差的。
作者: L_ju    時間: 2010-3-18 01:15 PM

7 j( f9 q  V* x8 N6 i+ i$ D, L6 s+ ^( D. C$ i% `1 q

' n5 d& A1 T' `6 M, D/ X" D2 Y
6 E: z$ X0 K3 }
作者: antoniocc    時間: 2010-3-19 05:10 PM
請問各位前輩6 `# C& Z* }$ P2 ^( p* o

2 I5 w# L; R+ t+ v- eABBA       ABBA5 j. T9 z. \+ F6 p
BAAB  和  ABBA+ C4 \$ U) Y- X: I; ~
( P, h8 y3 v1 Q( ~; M
這兩種又有什麼差異??
作者: dreamflying61    時間: 2010-8-11 09:59 PM
第二种较好吧！2 ^4 c' K, U0 A, n8 f
看你的管子个数而定
作者: garyliao70    時間: 2010-8-24 11:16 AM
we use 3rd method
4 i) L1 t" p7 Vand work well sfdr & snd ok!
作者: minnie0606    時間: 2010-9-27 10:47 AM
回復 1# minzyyl
* _3 E2 G7 |  ?+ O
2 X9 p/ l0 _7 b( j- s
) l& n0 T3 |7 c0 A+ a    我都用第2種方式~common-centroid
, q* L9 n! @$ O, o  A    省面積~而且特性較好~
7 b* t' H6 p& N9 o0 ~/ ^6 a! n    mosㄉ條件一樣~
作者: ONLYFLYSKY    時間: 2011-6-16 11:48 AM
梯度效應考量、ID電流考量。
作者: dlchen    時間: 2011-6-22 11:49 AM
回復 20# minzyyl # w3 Q4 u; W' [

5 d: D6 W0 e+ K5 _8 q& d- a我也想知道不共用的理由是什麼?; q- Y5 b3 a6 P+ C$ |
作者: ONLYFLYSKY    時間: 2011-7-13 11:53 AM
看元件的剖面圖，能夠共用的是s端或是d端，不同製程之元件能夠共用的點不同，rule與rule的規則。就彼此卡死，AA一定會分段。
作者: minzyyl    時間: 2011-7-13 10:13 PM
前年發的帖子竟然還在。。。
; n( N- m8 D; z  X8 r( W& t. o8 \
現在的認識又多了點。這個例子，應該把STI和WPE算上去，那麼答案就比較明顯了。
作者: ONLYFLYSKY    時間: 2011-7-28 12:38 PM
要看元件的製程，元件之端點是否能夠共用，目前遇到的元件是nmos元件都只能是獨立元件，能排的只是二維格式，因bulk是共用的，s與d共用的機會根本是不可能的
. ?- }- I! `6 W
0 E' c; P4 O) W$ [8 d依照我這個例子，我會說，看元件製程而定。& N  u. C! g/ M; v1 x2 y3 p3 m
事情並沒有絕對，只有合理性，8 n# k6 x6 _/ o$ ?5 C0 `( U: _# J
rd與layout的考慮立場並不相同，唯一能夠說明的只有雙方的溝通了解。而非傾向單一方的說法。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2