Chip123 科技應用創新平台

標題: 關於amp的match問題 [打印本頁]
作者: minzyyl    時間: 2009-7-11 03:59 PM
標題: 關於amp的match問題
如圖所示之amp,M2,M3的M=4, gate輸入分別為IN,IP; 現在主要討論M2,M3的place match, 和同僚討論哪種place可能較好,最後得出的結論不一緻,誰能給點意見?
7 D" x* h* n0 n* }% w% s/ k$ b" |. \* X% D
參數: M2,M3一样: W/L=6/2, M=4,以下3种方案佈局時周邊都加dummy.. b1 i, A3 a6 _% l8 |- f# a
我們的place方案是：
" ]9 L5 W# H, V0 f1 M3 ^5 g1: A B A B7 L, K" m4 u4 D1 l- c. i
   B A B A8 `& ?& z: @" E. {8 }. ^- D+ _
這種佈局可以保持電流方向一致,對稱性也較好, 但不能共用S/D9 B% t0 R+ ^$ O
2: A B B A
  }, i7 P8 U# ~4 B3 a   B A A B$ I  _( C, N2 B5 K+ b& s  M
對稱性不錯,而且能全部共用S/D,但current方向不一緻: h; c, d$ {: W) q  ~
3: A A B B5 B) m. I$ E; u( {+ q
   B B A A
" L, O' E" {8 s# q( g  b5 P5 M( s對稱性應該沒上面兩种好,不過也能全部共用S/D, current方向不一緻4 j3 z+ i7 R7 b/ X( \: ^; u
3 q! s) j& C& h# M
大家一般採用哪种? 能說說理由嗎?9 F/ E: J4 b2 u% @& P

/ Q7 t+ i* C) |0 D9 L1 c, N[ 本帖最後由 minzyyl 於 2009-7-11 04:00 PM 編輯 ]
作者: minzyyl    時間: 2009-7-12 03:39 PM
沒人知道嗎?- d! V1 x- P! [: Q/ e! i- V& r7 ?
, j3 V4 I' s. U, g! y0 Z7 A# Y
沒人知道嗎?  a$ L. o. g7 O- W: g# o

3 n, k9 f1 \# G# F1 r沒人知道嗎?
作者: hiyato    時間: 2009-7-12 11:50 PM
通常應該都是使用2的方案，雖然SD的部分沒辦法共用，但至少可做到中央對稱。
作者: 腳踏    時間: 2009-7-13 09:42 AM
三種都可以  LAYOUT上大多是面積上的考量比較多 3 V  D2 |* q5 l, V" `
大多數都試看RD的喜好 問一下RD比較好
作者: alai    時間: 2009-7-13 11:17 AM
个人比教喜欢第二种，它是共质心（common-centroid)结构分散性也比较好。& j! Y+ D  M5 |* S7 O4 ~- d$ @
第一种不能共用S/D，active不能合并，比较占面积。; L& @) m' @1 e* \9 S
第三种分散性不如第二种。
: W3 y' A. K8 U/ \) j8 H
# p8 d( i1 ~7 ^( c  T& h+ R( T[ 本帖最後由 alai 於 2009-7-13 11:20 AM 編輯 ]
作者: man52013142002    時間: 2009-7-13 11:45 AM
第二種較匹配
7 a! w. z3 v! k5 l3 y1 W; A. E/ h& t2 J# S4 f' w6 P
可是為什麼電流方向不一致@@?5 V2 ~, l# V! G# u* l: n

8 y/ U5 L4 k; d然到不能不共用 讓他電流一致嗎^o^
作者: minzyyl    時間: 2009-7-13 10:59 PM
原帖由 man52013142002 於 2009-7-13 11:45 AM 發表
# ~! ?8 o, Q% S' g% _5 ?( }& Y第二種較匹配
8 i2 H$ Q9 X7 a/ c
1 Q2 {1 ^! v# n可是為什麼電流方向不一致@@?* B- Z) t* ]0 j6 c1 c! n1 X
# ]! Y8 X/ s0 {; O( t' p
然到不能不共用 讓他電流一致嗎^o^
2 l+ V7 f1 W3 Z# s& G4 {

# R( f! _5 k) S; Z+ W; O$ T如果S/D共用了則unit單元電流方向不一緻了
作者: wiwi111    時間: 2009-7-14 01:19 AM
類比電路一般都會有Trim Fuse,它就能把電路bias 回所要的特性中
7 x9 g+ }4 D* T7 n所以,不,要那麼在意maching(不然你電路會很難做),這些都可調整回來的......
作者: in381    時間: 2009-7-14 08:51 AM
其實那三種方式都可以,但是若是碰到非對稱的DEVICE時, Source & Drain 的方向性就有影響囉
作者: man52013142002    時間: 2009-7-14 10:18 AM
所以, [( y# G! l% ?) I/ G, w

& g* G: G8 q/ {# B, c- _: Q/ f主要是要看電流方向有無對稱 是嗎
作者: hoodlum    時間: 2009-7-14 06:30 PM
方法二
- e: r9 u7 p7 Y8 U" Y% H: V若不共用SD還是有機會讓電流方向一致吧???
作者: minzyyl    時間: 2009-7-14 07:00 PM
看來各傢都有不同的看法阿$ v# ^4 Z9 Z* x3 A
  q+ I7 p1 t- d0 u7 F6 h
光考量對稱性, 肯定第2种優先, 但有時候對電流方向性比較care, 結果就不同了, 希望有經驗的Designer給點意見
作者: HanGu    時間: 2009-7-16 09:55 PM
一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。5 e$ k' A: W7 K1 B4 t
電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境
/ W+ h7 ?; w; ]都是一樣的。
作者: karenchen    時間: 2009-7-17 04:07 PM
標題: 我會使用第二種
如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ
作者: minzyyl    時間: 2009-7-18 04:03 PM
原帖由 HanGu 於 2009-7-16 09:55 PM 發表 $ Y8 h0 M% A. U% V
一般我選擇用方案一，這種佈局方式對於物理上來說A和B來説很好的關於中心對稱了而且A和B分佈得最均衡。
$ G8 I0 I6 g) X, G/ x' D電學上來說，算上dummy的話，每個A周圍都是B，每個B周圍都是A，每個A的環境都是一樣的，每個B的環境. B1 I" K; H, v2 h; C* D8 J
都 ...
; ~1 O6 |7 e8 A% K. h9 j0 {

0 s! m( \/ U! j0 T
  `  X. r) O. i* [& q, @! B
7 m" H( k9 c3 s) a( y第一种方案對稱中心應該有2個了,而且這種不屬於common-central, A/B分佈的確最均衡,但這種不能S/D共用，就是説沒那麽緊湊.
- X, ?9 X- U) n# I( V  q* T. I
: ^! W' e* T0 h: n我覺得這個問題也沒有統一的標準,一般來説只有那種特別有經驗的designer才能知道自己應該用哪种方式,大多數的時候還是由layouter決定哪种擺放方式.畢竟有時候考慮的更多是電流,或者對寄生電容更敏感等.
作者: minzyyl    時間: 2009-7-18 04:04 PM
原帖由 karenchen 於 2009-7-17 04:07 PM 發表 : Q" q$ J5 o0 C; N
如果是要使用在in out pair 的地方最好還是使用第二種方式，除了SD部共用之外，在加上DUMMY 可以在減低STI 效應，但如果一定要將SD共用也可以將ＤＵＭＭＹ　上的兩側Ｓ　Ｄ　距離拉大也可以減少ＳＴＩ

) e; P. R1 @! A# ~: V6 o, B
8 g; S, o: d  b' C+ T; e! ?
# ^* z9 G! G! [+ i6 j1 P/ [8 J. G. q
2 e4 j7 X+ L  p3 R
                  ( f( f  B: r2 m. q1 Y, o
                 3 ]1 \1 E9 Q/ Y5 Y3 F$ J
請問STI效應具體指？
! R: @1 N7 c+ b' B. Y
# W8 S/ v% b# A( c                                                               
4 e8 R* R+ ~& ^/ v  c* r                                             ?
作者: 瓦片小屋    時間: 2009-7-18 05:20 PM
我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！
作者: erwbeflkw    時間: 2009-7-18 08:06 PM
方案一：' L2 Y" x& t! q3 W. L' v, X
  AB     AB, P/ E. K+ }: e
        x* |0 l! ?9 w" m8 m! B
  BA     BA　　兩個兩個相互共用應該也算common-central- ?$ A% O* E/ U, W

+ F3 W2 I1 U$ V& A如果不共用
$ b  E3 p. \: ]7 f* u. ?　A      B          A      B+ g8 `9 x* w- M5 s8 S" l, F; |  H
        x        X         x$ V3 q' }4 b' ~4 k( e
　B      A          B      A   
  ^! R1 [8 u5 g+ O! b$ R  W/ a　　x1　　　　　x2  K  q! o3 R; a/ m
x1 屬於 common-central
* ~& h1 u, x( R2 C7 Mx2 屬於 common-central
+ a/ r7 k3 ?/ Z( d1 d0 n) R+ _x1和x2 的central 又落在大X上所以應該也算common-central
, [# t" J8 D, l2 U兩個A接近大X的central又跟兩個A遠離大X的central重疊
1 q. C2 E; J& V% U" R. m
. t2 E' Y9 X( K! L/ c6 f' a+ r* C. V. S; H# ]/ o" @/ E+ x7 S+ p
方案二已經是public 的 know-how了，如果有面積考量的話，當然就用這個( W2 q1 C4 e& V, z: a
方案三會比會比方案一還弱吧，如果有再多一組的話，雖然也是common-central
作者: semico_ljj    時間: 2009-7-18 10:36 PM
用第二种！
作者: minzyyl    時間: 2009-7-19 08:26 AM
原帖由 瓦片小屋 於 2009-7-18 05:20 PM 發表 , o, N5 p: f, z# Y! c+ e: E
我一般用的是第一种，第二种也偶尔用，不过不会将S/D公用，RD也是不希望共用的，因为共用了之后，match的效果就会差很多！

! e/ u: ~0 A# b: G& M' w
) ^3 f' l& s6 G1 a
  \2 w5 b6 O# r( {& E) T    何解? RD不一定正確吧?
作者: minzyyl    時間: 2009-7-19 08:30 AM
原帖由 erwbeflkw 於 2009-7-18 08:06 PM 發表
& k% S" b. \# Q方案一：0 c9 N1 A: a& b9 h, d% o
  AB     AB  `5 ^; p/ `: o& V! z: e& P+ z
        x
$ W/ K! C; c' u) i+ r" S' E" b$ y  BA     BA　　兩個兩個相互共用應該也算common-central
$ A! k# h; @* `/ o1 Q+ Q6 w
# y3 ^, k  n4 k, ?- s" G( w如果不共用; d6 n0 v+ t/ n" }7 j+ ^$ M# d
　A      B          A      B& D8 c/ p5 [2 q8 |
        x        X         x
  ^" Q% S# e4 P' ?5 J5 V　B      A          B      A   
) E4 Z: O6 x; S5 r! ^9 Z( |　　 ...
+ _6 a5 s! Q! D4 g
: D* D/ n. v( U9 f3 @" v, g2 S
方案一勉強算CC,兩兩共用但中間不共用,可能不是很match,其他基本上同意.
5 D* u% \; S$ S9 H# Y5 {! ?4 m7 ?
( b" P! G2 ~+ G/ `第二种如果不共用,感覺就對稱電流方向考慮應該是最好的,感覺不理想的就是如果電路比較在乎計生電容,也就是說RD比較在乎速度,就不是最佳的了吧? 不知道分析的對不對
作者: songyafan    時間: 2009-7-19 01:56 PM
If you are very care match and the current ,I suggest you use the two, because its match very good than the others, about the current's orientation , you don't share the S/D can be OK.
作者: lnxmj    時間: 2009-7-24 08:25 AM
標題: 整体间的电流方向是一致的。。。。。。
但是把A,B看成一个整体时，整体间的电流方向是一致的。。。。。。
作者: nebula0911    時間: 2009-7-30 03:12 PM
以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果./ |% B! m3 X% O! c2 e3 u6 }
RD聽到這個理由一般都會接受.畢竟省面積到處都可能作的到,唯有輸入級的面積是省不了的!!(當然先決條件是RD能認同)
作者: li202    時間: 2009-7-30 05:38 PM
原帖由 nebula0911 於 2009-7-30 03:12 PM 發表
- A6 N' V. ~0 O2 p0 N/ R& m以我自己的作法是選第二種,原因如下:既然是輸入級,那重點就是不讓IN&IP miss match,如果在這裡就miss match的話,後面各級處理的再好都沒用.所以我會增加一點面積來達成這個效果.5 d7 t9 B0 s4 N/ N4 u8 o" u
RD聽到這個理由一般都會接受.畢竟省 ...

$ R2 `7 M, `" T% J) W: B
7 W# C- u. f( {/ X  P1 h( y8 [( A+1
, ]' A( h) q1 `: x4 \2 q* x. B# P2 ]3 M/ e: B5 B8 S4 i9 Y& }" P
輸入級的match是最重要的, 他會影響許多性能優劣
作者: lethalkiss1    時間: 2009-8-2 08:51 PM
当然第2种啊
# c0 _+ L9 r+ j7 ?& }9 s& I1  面积小
; p0 o6 E2 }% M  x: K8 B2 drain 面积最小， 与sub 的电容小
% P. V: C+ g, p  f  G9 o  A; A3 符合common central  $ V+ k- s2 [# w0 @, G+ ~% I' @: O

' I1 [# S0 |" y8 y1 f1 t类比电路的mos  match， 最关键是gate基本一致， 这样vt的偏差最小啊，  就算电流方向不一致， 如果有个偏差的话， 那a和b 也是一起偏差的。
作者: L_ju    時間: 2010-3-18 01:15 PM
+ w  |. f  I& d% g7 b5 C/ x

( W2 G8 Q& z1 ?* X2 r3 O7 C  O; M- W- g9 d
- F5 j* j/ s4 S1 v8 z3 D
作者: antoniocc    時間: 2010-3-19 05:10 PM
請問各位前輩8 }  ^+ K7 {$ t2 A+ j& O' y

3 s, d: J8 v9 V! nABBA       ABBA+ ?" ~  e) J* R9 r" p+ _
BAAB  和  ABBA
+ u" x+ S# b$ e% U. E; [7 s6 i
這兩種又有什麼差異??
作者: dreamflying61    時間: 2010-8-11 09:59 PM
第二种较好吧！
6 I' x$ x2 Z2 S9 ^3 R/ W8 {& M# G7 E看你的管子个数而定
作者: garyliao70    時間: 2010-8-24 11:16 AM
we use 3rd method
3 ~$ c# r, N9 @; D% Dand work well sfdr & snd ok!
作者: minnie0606    時間: 2010-9-27 10:47 AM
回復 1# minzyyl
$ _. V4 k  @. O/ `
$ ~; s' x+ c0 J, q
2 c+ W1 x) x5 H2 {    我都用第2種方式~common-centroid3 B  a7 \+ T: Z; b* c
    省面積~而且特性較好~' P# b( o/ W3 ?+ `3 W' \. U4 P
    mosㄉ條件一樣~
作者: ONLYFLYSKY    時間: 2011-6-16 11:48 AM
梯度效應考量、ID電流考量。
作者: dlchen    時間: 2011-6-22 11:49 AM
回復 20# minzyyl
" J& ?6 W& i  T3 P2 _# d9 |+ z" U6 j" x- a7 E- |
我也想知道不共用的理由是什麼?! X4 w9 g% l3 D! X. N: I
作者: ONLYFLYSKY    時間: 2011-7-13 11:53 AM
看元件的剖面圖，能夠共用的是s端或是d端，不同製程之元件能夠共用的點不同，rule與rule的規則。就彼此卡死，AA一定會分段。
作者: minzyyl    時間: 2011-7-13 10:13 PM
前年發的帖子竟然還在。。。0 P) ^! d0 [$ {
$ Y0 ~- i, F( o  x  n9 N5 p
現在的認識又多了點。這個例子，應該把STI和WPE算上去，那麼答案就比較明顯了。
作者: ONLYFLYSKY    時間: 2011-7-28 12:38 PM
要看元件的製程，元件之端點是否能夠共用，目前遇到的元件是nmos元件都只能是獨立元件，能排的只是二維格式，因bulk是共用的，s與d共用的機會根本是不可能的
; L5 q5 y$ v; X+ |
& G, E  h) S. N! u依照我這個例子，我會說，看元件製程而定。' |: L; l  B3 W& I3 M7 V* ^
事情並沒有絕對，只有合理性，
5 N3 n) U" w8 M3 E% a4 I2 o2 ?8 r7 drd與layout的考慮立場並不相同，唯一能夠說明的只有雙方的溝通了解。而非傾向單一方的說法。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2