Chip123 科技應用創新平台

標題: 請問TSMC .18 rfnmos問題 [打印本頁]
作者: squirrel316    時間: 2009-6-26 07:32 PM
標題: 請問TSMC .18 rfnmos問題
最近使用TSMC .18製程畫layout
8 z$ r* r: D) b8 S" t使用PDK所叫出來的RF NMOS最外面那一圈是deep nwell所拉出的  m. G$ g0 \& R* k! r! Y' Q8 p  m- j
而裡面那圈是接body用的 我都是接到gnd0 _! ]  k2 [1 s5 Y6 x" _# x

& q/ d& o) F, m& y2 M+ @# X, r3 C8 U因為先前看過幾位畢業學長的layout) H  r4 o% d% u8 G8 X1 m
他們最外層那圈都是跟body接在一起 也就是接在gnd+ d3 p. T; |, o1 x) R3 c
不過照理說那不是應該要接在VDD嗎?
4 x$ s/ x) x! a# x如果是跟body一起接 layout起來是方便多了
8 n- L: Z* U/ E& `3 `/ G5 ~& Q因此請問一下最外面那圈應該要接到VDD還是gnd比較好
, d0 F% V' E& V# G* v但如果接在VDD的話 是否最好另外接到另一個不是該電路的VDD5 y, ]% a# @( }6 U, E8 q1 [
而是另外一個VDD比較好
) F2 Y. z3 k6 }1 {
' v$ O5 z8 m& n$ M謝謝
作者: heshufeng    時間: 2009-6-26 11:27 PM
deep nwell不該與gnd連接。
& k) }- |5 n6 R& l* Xdeep nwell 起隔離作用，它把它所包圍的nmos和襯底隔離，減少了nmos受到的雜訊干擾，如果deep nwell直接與gnd相連，而且你這個gnd很可能是與襯底相通的，所以不能其隔離作用。
* W/ n7 p) |. V但是如果你這個deep nwell 中的nmos是負電壓的話應該可以這樣畫。1 p$ v0 e0 D0 W6 e0 j) k1 p5 ^




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2