Chip123 科技應用創新平台

標題: 請問一下FPGA要怎麼實現高倍的倍頻電路嗎??? [打印本頁]
作者: tmwcndjjmj    時間: 2009-5-27 02:03 PM
標題: 請問一下FPGA要怎麼實現高倍的倍頻電路嗎???
不好意思~~想要請教一下各位前輩們~~$ V6 c( |+ B, {0 s, M, F# I( A
我所使用的FPGA晶片是altera的Cyclone系列~~~
$ c* P. x1 W- v6 o我現在遇到了一個問題，就是我電路板的input clock是48Mhz，但是我想要讓FPGA可以輸出二個clock分別是32.2Mhz跟48.3Mhz~~9 u' A+ o$ j* H: Y/ M* C
我查過了Cyclone系列的PLL分頻跟倍頻ranges只有1到32而已，明顯不能達到我的要求(輸出没辨法為48.3Mhz)~~
7 `% O2 L: @# g) R所以我想要找看看有沒有什麼方法可以設計出一個高倍的倍頻電路~~不知道各位前輩們有沒有人有經驗??
作者: topplaza    時間: 2009-6-2 03:12 PM
第一個PLL 做一個100 MHz的頻率出來
2 z8 N% A( T' q/ h$ Z) t" W第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了
作者: tmwcndjjmj    時間: 2009-6-2 03:37 PM
原帖由 topplaza 於 2009-6-2 03:12 PM 發表 , _' P0 y; h/ B, n7 {) R* J
第一個PLL 做一個100 MHz的頻率出來
+ a$ c* v; Z% C8 R, A0 {第二個PLL的輸入就用 100 MHz 再去做你要的頻率就可以了

! E. q1 p+ j+ v
  b2 X  E. h. b7 \, n. P0 t3 t我試過這樣去做
' x; q, `1 O" n但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率
9 m& d1 b9 |* t' M4 L3 |而我電路的外部輸入頻率只有一個48MHz而已
( b5 O3 u8 i: p) O8 T' B+ v所以沒辨法這樣做# F# o. v1 s6 A5 F

# U, X3 q8 C  r7 S* s而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制; M5 o& N% [8 y9 B% w9 m* I4 f
只能做1到32的除頻跟倍頻
) p7 J0 g* D9 q5 _. L0 `所以照您的說法下去做也行不通
& u( n: X( z( c) d- n" e) F" @) z. B- k/ d* H3 D5 m
不知道還有沒有那位前輩有其他的方法?? (跪求Q.Q)
作者: darylz    時間: 2009-6-3 12:02 PM
这方案怎么定下来的？
! t% h0 e1 N* h: N+ [很难想象哪里有这样的应用，输入48M输出48.3M
) [5 U3 e4 {* @( Q8 M6 D要锁频吗
作者: tmwcndjjmj    時間: 2009-6-3 01:02 PM
其實原本是要求要做遞增的3 P. a' O$ F6 s2 q9 Q. D; {
輸出頻率由48MHz開始增加
( O% d, v8 t1 Q一次增加0.3MHz直到63MHz為止! E- W6 ], [% W
但是我現在連48.3MHz都做不出來
8 s( B" h! b" [! y- S4 V所以才會上來問問看有沒有人有什麼建意9 G2 @1 H! x; A8 B. r, S4 U3 A# _
' g7 ?0 ~  ]" D% \* R
[ 本帖最後由 tmwcndjjmj 於 2009-6-3 01:12 PM 編輯 ]
作者: topplaza    時間: 2009-6-3 05:16 PM
原帖由 tmwcndjjmj 於 2009-6-2 03:37 PM 發表
# M; S+ j, y) ?  z' O
$ `! Y5 X3 O! P! ^) B. e
+ |* e: g# v9 T( O. @( L我試過這樣去做
6 V% f+ T. c! L+ z' ~但是Cyclone系列的PLL輸入頻率只能使用外部輸入頻率. o3 b% e- v( q; b0 V
而我電路的外部輸入頻率只有一個48MHz而已4 [- s# j% t. t  b' l8 M3 S0 M
所以沒辨法這樣做- r+ e# K" E+ ?; E* t! R

- l8 E1 W. U# X/ x% E而且還有一點就是Cyclone系列的PLL本身的除頻跟倍頻都有限制5 U5 O4 Y4 G- }" n# W; V3 e
只能做1到32 ...

% l3 s: G& s3 ]6 M
3 L& f. q: u" R' E1 g可是我試一下 Cyclone的PLL是可以做到啊!2 D% Z1 I: K" |$ m% I( n5 t3 b
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的
& F1 v$ k3 G- \! R" {你是在合成時產生錯誤訊息的嗎?
作者: tmwcndjjmj    時間: 2009-6-4 09:50 AM
原帖由 topplaza 於 2009-6-3 05:16 PM 發表
( k1 z$ W$ X! Y% {' D4 y8 u# ]+ g/ V$ y. o0 s) w

! B; x- ~; A) s9 X7 I可是我試一下 Cyclone的PLL是可以做到啊!8 I& z2 T3 O9 s' F' B
PLL的輸入port有專用的pin腳,在內部二個PLL相連是沒問題的! `+ }7 H6 g% G- w9 l
你是在合成時產生錯誤訊息的嗎?
. a, e: k* Z5 {; \

1 |% |# j2 I- g8 u  l3 X4 R  P4 v我也試過你的做法,是可以設定一個輸出48.33333MHz* J1 a% E0 h5 o& ^0 w7 m7 j# ~, I. a
但是我compile到Fitter(Place & Route)的時候就會出現ERROR
2 t4 c" p8 v0 e7 X所以我才會上來問問
作者: tmwcndjjmj    時間: 2009-7-3 02:34 PM
問題決解了
" B5 `! f5 _2 y& S謝謝各位的幫忙5 G! ^8 ]8 T( J% w
最好還是使用counter來計數
, h- J" g4 X4 P1 I/ R不使用改變頻率來控制了; Z0 X! _9 i% Q
然雖同步方面算了很久才達成+ \+ A# V# X) @- t
不過總算是完成了
作者: thjan65    時間: 2011-12-29 05:59 PM
回復 8# tmwcndjjmj 1 Q2 G* Z' B5 M& K3 R

% Q, T& _  C* R% a0 t
( C+ G8 A4 Y" v/ t" s土法煉鋼    ? 辛苦但直接.



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2