Chip123 科技應用創新平台
標題:
請教DAC中"Glitch"(突波) 這個效能參數的意義
[打印本頁]
作者:
naliga
時間:
2009-5-19 02:00 PM
標題:
請教DAC中"Glitch"(突波) 這個效能參數的意義
想請教各位前輩
5 C1 a4 r5 l$ k
在 DAC 之中 Glitch Energy 這個效能參數的意義
$ ?' e. m$ L" a4 ?& z3 @1 R' h* K l! x
每個人的 DAC 電路中基本上都會有 de-glitch latch 的 subckt
% Z( M9 A% A" T& }
例如說 switch 的交點 要上交叉(for NMOS) or 下交叉 (for PMOS)
1 T) D9 Q. @) E+ a/ i
此目的都是為了 避免 glitch 的影響
" c P) q2 q3 ?
但，若就非高速操作的情形之下
: l+ w# x7 L3 c& x
在sample data 的時間內，若可達到穩定值 or 小於 0.5lsb
% S0 [) v+ S; n* Y; o+ a, [) N
那 glitch 的大小是否就可以不去考慮了？
4 Z! `) i& |; W
是否只要以 settling time 為依歸即可， glitch energy 參考就好了
. s4 ?! ?2 v1 m8 \% N; }3 B2 a
3 P: e1 g0 d7 t
此外， glitch energy 的計算方法是在 error band 上下的面積互消
7 U2 E2 \4 Z2 T8 [; J5 C0 z
如此加減，有可能得到一個小的 glitch energy
8 W# T' q" i) d& u) @3 A
但是輸出訊號仍極不穩定
9 p* F4 Q, Y0 L. e
那這樣的定義又是為何？
5 r/ g" n+ A# {
' h5 i8 A4 ^( G3 D4 V+ }! N8 D
看到有人說 glitch的大小會影響到 SFDR
% A" Q: |" ]7 b; _+ t9 i
我認為一樣是和 settling time 有關
. u, v9 v5 a% Q$ {* z; l. o* B% F, A* b
在穩態時間內，若無法達到穩定值
9 \+ {, M+ m4 c( `$ U5 J [# i
那麼就會變成頻域上的 harmonic tone
/ U1 S7 T# C/ f- S' F
是否是如此解釋呢？
0 v; L( ?& e u8 d' }. y8 W
( w/ t1 J" v6 r4 G
由於書上看到的解釋不甚了解
9 H% W1 N$ j4 M6 W" k0 a6 y
所以請各位前輩指點，謝謝！
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2