Chip123 科技應用創新平台
標題:
metal走45度角有什麽影響
[打印本頁]
作者:
sudaren
時間:
2009-5-1 07:35 AM
標題:
metal走45度角有什麽影響
各位大大，請教一下metal走45度有什麽影響呢？謝謝啦！
作者:
shkao0201
時間:
2009-5-1 04:31 PM
1.減少銳角以檢顛電場強度.
, A7 U; F% y& R- e* q3 Q2 a
2減低轉角處的電子遷移,增加可靠度.
作者:
veteran
時間:
2009-5-1 10:23 PM
走線距離變短，RC delay相對變小。
3 _2 x/ Y6 q5 H% r. o# {; }7 m
; t; g& f: {) F& [1 y
Veteran
作者:
ecalfs
時間:
2009-5-2 03:54 PM
reduce current density,減少電流過度集中在轉角處
$ T" A3 M" R2 q9 B& Z
可提高metal 可靠度 .....
作者:
sudaren
時間:
2009-5-3 11:57 AM
謝謝！！！metal走45度對作mask有沒有影響呢？
作者:
semico_ljj
時間:
2009-5-3 07:36 PM
標題:
回復 5# 的帖子
没有，可以用135度转角尽量就使用！
作者:
sudaren
時間:
2009-5-3 09:59 PM
这么说来，45度角很有优势嘛，为什么在core cell中很少用呢？各位大大，帮我解答一下啦，谢谢！！！
作者:
semico_ljj
時間:
2009-5-4 04:27 PM
標題:
回復 7# 的帖子
在自动布局布线中，工具一般不支持
作者:
ponyshih
時間:
2009-5-8 04:53 PM
因為core cell本來就是用在處理digital signal, 結果不是0就是1, 不會有電流考量.
* J5 _" r( n3 e9 l+ N5 W
使用在APR如果timing model不準, tool會自動加buffer, 這也不是metal走45度角就可解的.
作者:
sudaren
時間:
2009-5-8 10:15 PM
謝謝大大們的分享，感激涕零，在這裡真的能學到好多東西哦，尤其是我這樣的新手。
作者:
katherine
時間:
2009-9-25 11:18 AM
謝謝你們的分享 讓我學到很多 之後就LAYOUT就可以試試看
作者:
clarkhuang
時間:
2009-9-25 11:37 AM
只要你可以避免OFFGRID 都沒問題
0 x' i6 O4 g- W9 K6 ^) M
! F# ^% ~' e! ?1 Q, I* K# s, c
OPTION DISPLAY 裡面的 X Y 的spacing 大於 0.001 應該都可以 過 這也要看製程廠提供的RULE 你可以試看看
作者:
fuzzyer
時間:
2009-10-1 11:27 AM
尖端放電 在現在的process 好像比較不會有
0 C, h- P/ [3 W( E# ]
但是 45度斜角 有時是電流的關係
作者:
yytseng
時間:
2009-10-3 01:01 AM
45度角
& o) ]( R6 B5 P
1.DRC 檢查軟體運算時間++
7 B3 x3 q- y# R; B L* u& A
2.RC Extraction 不準 運算時間+++
5 I p& \9 P& s! b4 r# r
3.P&R 時間 +++
& ]) \# a5 s+ s8 B) U( |/ u
4.最重要的原因 製程良率 ----
u4 l* h, {3 g5 r2 v4 K* o9 K
1 C$ b, i8 \; x0 Y: j
Cadence在幾年前曾經被北大的團隊騙去搞 X architecture 最後市場 = 0
2 _% r" x2 k. n% R
當年提出一堆"好處"後來證明是壞處更多
$ U' r; |8 X' Q, g0 q; U1 q
所以 90度角 還是證明他的價值存在
5 i$ L" G+ ^% @- E8 Q
" p- o0 S5 \' N2 x& \, W5 M9 E6 K
至於上述的有人提到電流的 應該是指寬 metal 在 Analog IP 中使用的情況
6 q/ g7 ?! S T& a! \& T
而且要求低階製程使用 ;在45nm以下使用非規律的pattern 都是在浪費錢
作者:
katherine
時間:
2009-11-11 11:12 PM
謝謝大大的分享，非常需要，GOOD!~~~
作者:
clarkhuang
時間:
2009-11-12 04:33 PM
就這問題跟幾個朋友討論了一下
: ~6 u" n+ O* E2 X
; @( O- B) m; Y6 Y7 t/ J
得到以下結論
: d4 {5 m# W( w5 Z. J5 d* I
- ]# K$ @1 M- u6 E5 R* N
目前的製程技術已經到哪邊了???
8 H) B: F N N) K! E
你所需要的製程技術是否需要???
& J' i5 W6 K2 U7 @/ v; U
DESING rule 都會注明是否可以使用45度角使用
. J* T6 T; M$ U' Q, k
! ?, z4 p: X1 v' t2 {' l3 ^
其實越先進的製程跟我們所LAY的圖已經差異很大了
3 ]. t' b+ _9 v1 v, W- W( O
% L) p" B- x$ J- ]
我們可能拉一條線 FAB廠可能就用了好幾層光罩圖 去補強
2 V/ M4 R4 t; c/ d
) {3 W, m3 U0 t: C) @/ }, Y
所以45度角的使用上也不至於這樣在意(高頻部份 我就不清楚啦)
4 d" [' n: x9 G- z
: U& l; m A9 _7 c2 _
重點在於你的MOS對稱性 那是不會改變的
/ K% | w8 z6 c+ [" d) ?# ]
4 X. }" q' O4 o: {1 r
如果對上述回覆有問題請多指教 謝謝
作者:
雷迪斯
時間:
2009-11-14 04:59 PM
進來看一下
9 y! _9 R; z, m. @
又學到好多事物
& U# m' V/ C7 ~- N
第一次知道layout可以90度以外
$ U- g4 f$ N7 Y* |
謝謝!
作者:
tshiu
時間:
2009-11-18 04:08 PM
高頻電路才有差啦
o6 \1 b, J, t2 h, w5 m
我同學做SAR ADC因為速度慢
- X- b3 @! }2 _$ o! Y5 |) r
繞線其實有接到就好了
) l2 V6 C& k+ y" C! Z& _
直角繞線或是metal太細幾乎影響不大
3 l2 s# \ U$ d9 t0 [6 s6 n: m& Q C2 a
做sheilding保護敏感的訊號比較重要
作者:
ncLM
時間:
2009-11-18 08:54 PM
一般foundry的设计规则里面都会规定你可以使用的走线角度。90度应该更常见些，综合考虑45度的优势还是没有它理论上的那么明显。
作者:
allenapi
時間:
2009-11-19 06:43 PM
在 IC Core 裡我不曉得, 但在 PCB 上 45度轉角 對降低 EMC 非常有效, 由其是在高速訊號下, 降低 EMC的產生, 試想 你以高速跑步 要轉灣時 如果90度轉彎 你會不會 偏出去?
作者:
gogojimwit
時間:
2012-5-13 08:52 PM
感謝大大分享經驗~~學到很多
作者:
sainwu
時間:
2016-1-9 04:45 AM
謝謝你們的分享 讓我學到很多
作者:
AIC6632
時間:
2016-1-19 10:25 PM
大電流的地方就要４５度
- B# {- M, ~) o
如果都是ＤＣ，那就免了
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2