Chip123 科技應用創新平台
標題:
有關於CACSODE AMP
[打印本頁]
作者:
小美
時間:
2009-4-29 03:56 PM
標題:
有關於CACSODE AMP
以下有一張電路圖是我在書上看到的
+ R1 {$ N8 e+ D) f8 } }; Q6 {* H
1 x$ n/ Y2 C/ \, V" U1 k* ~
http://yfrog.com/64854dj
1 ~5 o, f( j0 ~
) y0 n! n+ f* }
想請問一下大家有關於M6設計的目的是?
0 ^' o# N* e3 k, y3 N7 j* `: t
- S( h: z; q7 x
另外我在模擬的時候M1、M2、NC3和MC4都無法進入SAT
4 `( {+ F+ b! I2 y l# C- W
: s# A4 H+ n2 S9 [+ @
這樣是合理的嗎?
作者:
lynker
時間:
2009-4-29 04:20 PM
为MC1,MC2的gate提供一个浮动的偏置电压，这个偏置电压跟随输入共模信号变化，这是现象。
. }* H+ Z1 `6 P- f/ y8 d( p2 b
目的估计是为了增大共模输入范围，同时也可以减少一个bias。
作者:
lynker
時間:
2009-4-29 04:22 PM
补充！
1 h0 @ t) Y5 {! O$ z, h5 ]
似乎输出信号范围也会变大
H. M+ p" {9 B/ z
不过输出信号的范围将受输入共模电压的影响。
作者:
semico_ljj
時間:
2009-4-29 05:28 PM
是不是提供合理的共模偏置！同时也是Ibias电流流入vss的通道！
作者:
skiptoo
時間:
2009-4-29 11:19 PM
Vdsat of MC2 +Vdsat of M2=Vdsat of M6
6 w X v% k& c5 j+ H- L4 z
保证共模输入范围内M1，M2均在 SAT
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
