Chip123 科技應用創新平台

標題: opa設計問題 [打印本頁]
作者: snola    時間: 2009-4-2 12:46 PM
標題: opa設計問題
請教一下板上的高手% A- \! z) y( I  j& ?

4 `/ B8 ^% _! e% y) w) E0 Q& G% N通常再presim上作完一個opa
" m) R2 u- m" i) \$ G0 Q: O5 f可是每當做完layout完時作postsim都會在每個節點上多出雜散電阻跟電容
. ^* L- \& c5 r. }% h9 C5 l: J這通常使得opa的output common mode voltage會漂掉# i5 }$ X2 z! c' n+ |& x
在做twostage opa則會更明顯
$ Q. _, I. q$ _: B+ s. N常會使第二級進入到triode. R# A- d$ u: m% b/ y  k+ K4 t
請問一下板上的高手在presim時自行所加的雜散電阻跟電容的值都是多少比較合理?
作者: herokobe    時間: 2009-4-23 01:16 AM
或許樓主可以先看先前layout所萃取出來的電容跟電阻值分別為多少，C+CC+R，3 P; M* S! V1 M: R/ ~# d# b
然後再把這些值掛回去原本SPICE電路，然後再跑presim會比較好一些。
作者: snola    時間: 2009-4-24 12:59 AM
可是問題就是postsim取出來的電容電阻代號與節點過於雜亂, 所以無法辨別是屬於哪點的雜散電容與電阻
作者: herokobe    時間: 2009-4-24 01:19 AM
據我所知應該只要在輸出節點上掛負載即可，樓主可以先看看電路有幾個輸出節點。
作者: chungming    時間: 2009-4-30 10:12 PM
common mode跑掉
1 T, x3 X% @1 w' Y; O$ @你有做common mode feedback嗎?! m! d/ D. S  X( R0 U, U
differential output通常都要做
! C  N& M) P+ \$ n
% l) d. l' D; Y! `7 B0 x6 b若你是single ended架構; d9 i2 f; y! p& ]
使用負回受再看看是不是還在triode region.- r, `" ?- ?$ A; T' `' p2 C8 K

/ d( j3 m4 S1 O# e- ~5 y還有要注意op layout的對稱.
作者: yuchung    時間: 2009-5-2 07:23 PM
理論上一般的OPA是還用不到common mode feedback4 j6 e( q$ i* h0 S) @
你post-sim 的 common mode voltage會跑! G3 O" u6 z/ \* b  ?; \9 ~
1. 是否用舊的process卻沒給AD AS PD PS這些參數值
. S  p9 g6 p, h3 P! N有些size比較大的OPA沒給這些參數值其偏壓確實會變! , ?; P# c6 M2 }+ e, Z6 r
因為I-V curve跟這些參數值有關  0 ~) B  g! @" }" W  r
而這些參數值的default value又很小
/ U8 Y+ u, n3 p$ u+ d- \/ e9 t' p6 v6 U
但如果你用的是有PDK flow的
7 m1 M; Q, @. r1 Y' b那cadance算出來的還算接近(即可排除是此問題)
, P4 `5 I: C5 q1 h1 J5 b! f9 n2 [8 p" C
另外從改善layout下手
& b! H( G# g$ \9 Z6 N6 A; E1. Rounting 的metal wire是否太長或是太細導致R值增加3 M5 I% z5 e) ~
(這是tapout後才看的出來的)2. Current mirror 是否沒matching導致電流倍數改變
& T7 o2 g6 a" K8 X, m1 O  \3. Contact或via打的太少導致R值增加



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2