標題: Burn-in相關問題討論 [打印本頁] 作者: iserland 時間: 2008-1-18 05:59 PM 標題: Burn-in相關問題討論 現今的產品所使用的Clock都非常的快, 像Logic, DDR, DDRII, DDRIII, Flash.....等產品, 為何在做Burn-in Test 時, clock卻只使用10MHz, 而不是實際的工作時脈, 不知是否有人可以解釋, 謝謝~~作者: yhchang 時間: 2008-1-18 11:02 PM 標題: 回復 1# 的帖子 在這邊說說我的看法* U3 y% K7 l. Z* u! j; l
一般來說 Wafer Level Burn-in 的目的是為了要在大量生產IC時 7 {: p( t" x9 v7 p# G1 U" B找出先天夭折的不良品, 意思是也許這些 Die 可以通過 高低溫測試與封裝測試5 Y& F, [, \: P" g7 m
但實質上 IC壽命可能小於半年. 這種IC出貨到客戶 再賣到消費者手上6 U" z5 F1 v8 t% W
肯定會造成客戶極大的信譽與利潤損失. 1 n& n' B4 E) X7 ?8 s1 a 9 n! K+ F2 Z8 U$ a9 W' ]* E一批IC中 不良品, 良品與 一般品 通常呈現出一個高斯分佈的情況 % S5 c. ]# ]' @; s& f但是我不可能把一批IC使用個半年 一年 然後看出哪些極少數的IC是不良品$ o& M5 k1 j: C7 a
再把良品出貨給客戶, 因此取而代之的方法就是 使用比一般環境更嚴苛的高溫高壓9 |- {1 j# E$ |' {
去操作IC 讓一批IC可以在很短的時間內 內部的MOS的 drain/source端不斷的承受 3 [5 N; S7 |( ]# _( i0 {
很高的跨壓, 也就是 你用高溫高壓 Burn-in IC 幾小時某種程度上, W* H- H3 ?2 O; G D2 w
就等效於 使用IC在正常電壓工作個一兩個星期( f2 v3 }! e& [) ~
所以 Burn-in 可以縮短IC的測試時間( a. g8 {$ G# H0 r9 ~. x
讓你很快的 篩選出不良品 再把剩下 Robust的IC 出貨給客戶 也就確保了 Reability ' ~. m% p& U3 S9 I & N! Q1 n$ e: y( ]8 x最後要回答的是 雖然提高工作頻率 也是會快速損耗IC的使用壽命0 R, ~7 f% K- w4 \7 }* ?
不失為 也是一種不錯的 Burn-in的方式 - f+ z j' x3 E8 s% g4 w但是實務上 Burn-in 電路 通常設計者不會要求電路要跑到高速 / G8 W$ K1 M# `. A K4 A/ d7 s( t7 R畢竟這只是後段測試電路而已, 讓電路跑到 High-speed 原本就不是件容易的事1 E/ X6 [& B- Q& }
只要使用高溫高壓就可以達到相同的效果. l* z ~2 V* V+ J5 W7 d
何苦連 Burn-in電路也要做到可以高速運作來折磨自己5 L! B, k: X: E/ N+ g0 w
所以 Burn-in 時 clock只使用 10MHz到100MHz之間也就不足為奇了.) K4 p6 ~% T5 x+ W" I& G4 m
3 J7 \! v& f7 R0 m& R ]6 P0 k
[ 本帖最後由 yhchang 於 2008-1-18 11:04 PM 編輯 ]作者: iserland 時間: 2008-1-21 11:30 AM
謝謝你的寶貴意見, 讓我有基本的概念了, 謝謝~~作者: jacky002 時間: 2008-1-31 11:00 PM
此問題讓我回想到十幾年前曾經做過Burn-in的設備工程師的日子，真是好遙遠 。作者: yhchang 時間: 2008-1-31 11:06 PM 標題: 回復 4# 的帖子 一開始選工作就要慎選 3 }3 \* i/ k' X1 M& }/ V! L1 b從後段到前段難 從前段到後段易* f$ k- H, _+ `3 U& J
如果先做測試或設備工程師 + B; E& I9 `" V+ B' y' O很可能就會像以前我大學老師說的一樣 3 k( k# `4 P) H' r一日 testing , 終身testing作者: DZHsieh 時間: 2008-2-13 05:02 PM 標題: burn in there are several kinds of burn in method for IC .1 q* D, b v! W9 j/ }5 j: C
PCT and HCT and several combinations to test the DUT (device under test) + a, w4 W, z; K9 ZThe reason is the failure rate curve of "bath tub" ' _6 _0 t0 n" [4 K9 M/ X3 a0 z
So we do this to 'stress" the semiconductor to push to the failure condition that cause by . k) I6 _9 W$ [* Y, Hsemiconductor degradation. 7 {- _1 f; T* S! tI did this 16 years ago and I analyzed them to see the defect or failure mode. * s1 R+ R+ s( _: aThe operation is only to ensure IC is working but most condition is cook IC wiithout active current in it.4 j+ I7 J% K$ @0 Z. m/ [
Oh! those yang days!!作者: DZHsieh 時間: 2008-2-13 05:07 PM 標題: Hi I was testing cannot totally agree with your teacher's word.5 m1 f* s3 {$ ^( R2 \
I was test Eng but I experience lots TECH jobs including R&D . - P# f/ g. O2 ^9 L4 T 2 t$ _, ^: O' S$ o0 EI believe the only true way is :one day I'm EE the rest ofmy life I should be EE., y% u0 j* p. T3 y
) u! S3 L/ k8 @! [* U
EE includes all the hardware software RF power,embedded tech,.....etc.( B0 h% @: s6 g. H
9 L4 \! k" s4 \, w5 m5 H0 [Do you think so?作者: roadstar 時間: 2010-5-23 10:55 AM
I agree your point of view./ y/ v1 N& U$ ^
When we test some products, we should realize their specifications.3 ~3 f- ?. C; R7 |* f" ?7 f
If we can't learn something from testing, we can only be a operator.作者: DennyT 時間: 2010-5-27 12:07 PM
補充一點, burn-in system 為求降低單位生產成本, 一般就是提高單爐產能 (一次送進burn-in的IC數量), 這使得單一burn-in board上必須配置大量待測IC, 同時也會讓單一數位通道要驅動多顆IC (8~64顆不等), 加上超長的佈線與所有socket pin的寄生電容, 等效電路就是要推超大電容 (nF~uF級), 為防止電路上各級DUT短路影響其他待測IC, 通常還會串上K級電阻, 最後從driver看出去就是並了一大串low pass filter, 所以10~20MHz就算很厲害了.
。