Chip123 科技應用創新平台

標題: Cadence與Mentor宣布Open Verification Methodology (OVM) 即日起可供下載 [打印本頁]
作者: chip123    時間: 2008-1-18 02:33 PM
標題: Cadence與Mentor宣布Open Verification Methodology (OVM) 即日起可供下載
Cadence 益華電腦(Cadence Design Systems, Inc.)與明導國際(Mentor Graphics Corp.) 今天宣布，日前獲得電子設計雜誌(Electronic Design Magazine) 的EDA技術類「2007 BEST」獎項的Open Verification Methodology (OVM) 即日起提供線上下載；透過標準開放來源Apache? 2.0授權，有興趣者可從www.ovmworld.org免費下載OVM原始碼、文件與使用範例。OVM網站就是OVM 原始碼的單一下載網站，提供關於夥伴、活動、研討會、教育訓練、操作指示與未來計畫的詳情。
& I, {6 M6 E5 T- T; L* k2 r/ G* r" d+ J6 K9 S1 B2 W# Q8 i
OVM以IEEE Std. 1800?-2005 SystemVerilog標準為基礎，是業界第一個開放式、語言可相互操作的SystemVerilog驗證方法。OVM提供方法與隨附程式庫，使用者能夠建立模組化、可重複使用的驗證環境，讓各種元件能夠在其中透過標準的transaction layer 建立介面而彼此溝通；也能透過共同的方法而在公司內外重複使用，和為虛擬序列與block-to-system的重複使用而分類，以及與量產流程中其他常用語言完全整合。OVM是明導國際(Mentor GraphicsR)與Cadence益華電腦的聯合開發活動，擁有眾多驗證平台的支援，無論新手或驗證專家都能夠得心應手。 0 C- J+ _. A3 O. B( x+ y, W2 b
% Y4 G7 [6 B# M6 z% x* L
「開放來源、隨插即用的重複使用性，以及多種語言支援，就是驗證與訓練(verification and training)客戶的最關鍵要求。」hd Lab, Inc.執行長Yoshifumi Nagano表示：「我們審查了市場上其他的方法，唯有OVM提供這種絕佳的功能組合。我們樂見OVM原始碼的首度發表，並堅信這絕對能夠提升我們的效率。」 . b5 u( E& G" T5 x
7 P$ ]% ?% S9 v) V9 E
OVM包括基礎層的公用程式，這是在SystemVerilog中建立先進物件導向、coverage-driven environment與可重複使用驗證IP (VIP)的重要關鍵。OVM將驗證實務導入至方法與程式庫中，降低了採用SystemVerilog的複雜性，也大幅縮短建立驗證環境所需的時間；輕易的整合隨插即用VIP並確保程式碼的可攜帶性與重複使用性。 $ A& W4 p8 F/ o# `

, w+ E3 D# e7 q+ T「身為頂尖的IP供應商，Denali樂見OVM在業界發揮無比的魅力。」Denali Software工程副總裁Jiurong Cheng表示：「OVM 1.0實現開放SystemVerilog以及在本公司廣大客戶群中推廣所需的相互操作性的融合。OVM原始碼、文件與範例擁有我們今年度推動符合OVM規範的VIP所需的絕佳品質與相互操作性。」 7 c# y+ n4 q; J
* \, P3 l+ D" B7 J) I" Z
「Open Verification Methodology代表保障客戶在驗證流程與可重複使用驗證IP的投資的一大進步。」明導國際驗證與測試事業部副總裁兼總經理Robert Hum表示：「經過與廣大客戶的互動之後，我們相信OVM一定能夠讓客戶加速轉移到SystemVerilog，並為全世界的設計與驗證團隊提供關鍵的競爭優勢。」
( L# w0 B+ j2 r1 U; w
; C+ z9 `9 F& c7 h' j/ ]「在測試期間，我們與客戶的數千名工程師討論過OVM，也與許多客戶和夥伴共同合作。」Cadence益華電腦產品與技術部公司副總裁Ziv Binyamini表示：「大家對OVM的興趣如浪潮一般洶湧，我們非常高興能夠對整個業界開始供貨，這的確是兌現SystemVerilog完整承諾的關鍵腳步。」 5 ~& [0 B, F. {5 f: o
6 l7 L2 M! o" D) v: B  t
「Doulos非常樂於參與OVM的首度公開發行，也很高興能夠與Cadence益華電腦和明導國際團隊合作，確保OVM採用者能夠享受專為這個版本而提供的高品質教育訓練。」Doulos執行長Rob Hurley表示：「OVM滿足了在SystemVerilog基礎上的標準驗證方法的市場需求，而且游刃有餘。」
; @$ ^' @0 |* v# ?* b
' h+ B6 K( |$ y( F7 \供貨情報 9 S* R9 J0 W$ b

' c( Y, J  {4 D6 m; F* vOVM量產版本即刻起供貨，並將於2008年稍後發表的版本中強化功能。Cadence益華電腦與明導國際通力合作，保證OVM能夠在雙方的模擬器上順利執行，並擁有在明導國際Advanced Verification Methodology與Cadence益華電腦IncisiveR Plan-to-Closure Methodology (Universal Reuse Methodology module)等既有環境中的backwards compatibility。
作者: heavy91    時間: 2009-3-5 01:03 AM
明導國際inFact工具提供與OVM之間的隨插即用相互操作性
& f) w1 }" m0 i  S9 d: K+ ^/ Y9 N

( P, @2 }& u8 v. }; w; g
! k2 I0 C2 e* r2 I
: B, N4 A& T5 X2 p+ F8 f明導國際(Mentor Graphics Corporation)今天宣布，inFact™ 智慧型testbench自動化工具現在完全支援Open Verification Methodology (OVM 2.0)。inFact工具運用系統化演算法，能夠快速產生獨一無二又無重複的測試個案。當強調覆蓋率時，inFact工具以線性趨近覆蓋率收斂(coverage closure)的功能可縮減達10倍的重覆測試、更快速更完善地完成測試。
  y) w$ j' i& |2 e$ n+ x, I# A8 Y9 f1 b( H
inFact工具提供具備與OVM規範相符的元件與程序並具備隨插即用相互操作性，能夠輕鬆地建立測試驗證IC功能的指令與環境。OVM程序為使用者提供威力強大的模組化機制，可重複為使用者提供各種不同有趣的系列之激勵處理說明。在元件階層之外定義程序，以簡單明瞭的方式開發出直接測試與隨機制約(constrained-random)的測試案例，讓測試程式人員testbench 的產生細節也可以完成測試。程序也是階層化的，可以輕鬆模型化各層級化的協定，也能控制其他程序間的交互活動。0 D8 \  m: d5 i) l
, T* j8 i0 [% R9 t9 N
運用inFact工具中圖像化智慧型testbench自動化的作法，有效率地建立驗證環境與刺激源，是強化先進驗證環境很有力的方法。inFact工具程序可用來增強或取代使用者自行開發的OVM中的程序，讓驗證工作如虎添翼。搭配結合所有工具的OVM等驗證有效的方法時，inFact可以加速覆蓋率的收斂，減少常見的驗證困擾，設計人員也能釋出較多資源聚焦在規模更龐大的驗證計畫和涵蓋更高層面的功能驗證。最後，進而幫助驗證團隊能夠以更周延的方式來驗證設計、減少設計錯誤。
8 C, Y' |" B' b+ c' E' m& I4 ?4 W+ A; k- i3 `- m# \2 o* c5 f
關於Open Verification Methodology (OVM)4 r. y; n, c& c1 l- z" `
OVM以IEEE 1800 SystemVerilog標準為基礎，支援設計與驗證工程師開發先進驗證環境，提供更高水準的驗證IP完整性與攜移性(portability)。這個方法論不專屬於任何人，而且具備與眾多語言和模擬裝置的相互操作功能。OVM完全開放，而且包含卓越的類別庫(class library)與來源碼，立即可供下載。有關詳情請上網查詢：http://www.ovmworld.org。
! h9 T  e- x( P1 W1 Q  l+ w+ d' N! Q
2 h) X4 x; h8 v2 n! f[ 本帖最後由 heavy91 於 2009-3-5 01:05 AM 編輯 ]



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2