Chip123 科技應用創新平台

標題: IBIS或SPICE model在整合多顆IC在一板子上測試時扮演著怎樣的地位? [打印本頁]
作者: yhchang    時間: 2008-1-18 01:53 AM
標題: IBIS或SPICE model在整合多顆IC在一板子上測試時扮演著怎樣的地位?
IBIS Model  (I/O Buffer Information Spec.)' u# G4 X. I0 N2 O* b4 Y
可以提供 IC的IO 介面的 輸入輸出的 驅動電流能力以及訊號的Slope
7 I' ~2 H0 \! `2 ~* F- T; B8 i4 W" A
  E" l: Q0 g: Y- g, @7 N5 MSPICE model 是把IO 介面電路 加冪起來 搭配 加冪的device model1 U( o0 L* K  S6 E3 a: b3 U
讓客戶 可以自行給予 input pattern,  功能與IBIS model接近/ P& D( w. e6 n" h0 g6 ]7 z" O8 {
但是彈性更高( i6 ^6 J. O; q( [7 p
: }; y, N3 \! b7 [, W
這兩種MODEL 以及Verilog model 常常客戶都會跟我們要去做系統整合的模擬.
8 c. Z4 p4 }/ O+ v* O8 Z4 r, w7 e" K但是卻完全不清楚  客戶到底會怎麼使用它們做怎樣的測試以確保整個System是Work的?
作者: yhchang    時間: 2008-1-31 12:42 AM
標題: 回復 1# 的帖子
因為自己本身是IC設計工程師並非是FAE
+ f5 U8 ~4 G; n" o- r0 i! s4 I' n2 `所以不是很了解  設計板子的問題7 z# F5 s% n& l+ I% l3 p. V
還有 IBIS Model 對FAE的重要性
" F7 U$ u( ^  O: h. [1 m9 U8 C4 g9 X7 ?  x
我們公司最近這幾年都一直在解決 IC上板子的問題
+ D- W. L' L8 ^' `% \8 a自己在家裡測  都是正常的  e) Z/ R9 T9 J8 U2 }

/ w$ I' H/ [" S" E5 }1 x2 o* B4 ^一上客戶板子就掰掰   都不知道是怎麼死的2 F& j0 _  W6 |$ \: O4 g# H1 G
相對之下  有些比較有經驗的 大廠  都會先跟我們要 IBIS Model 拿回去做模擬
* Y# F+ f5 x+ g" L  H3 M& |5 ~0 f: I: d, [) ]4 r% x' N3 }
憑良心說   它們到底做了什麼模擬  怎麼去用它   我是一無所知的
  c3 x. Y/ B7 d6 G/ r/ }6 ^只知道  靠著IBIS Model   客戶的FAE就可以設計出  阻抗可匹配的板子.



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2