Chip123 科技應用創新平台
標題:
如何預估 spice netlist 的 area ?
[打印本頁]
作者:
bighuang
時間:
2008-1-16 02:17 PM
標題:
如何預估 spice netlist 的 area ?
假設我有一個 spice netlist,
7 h+ O+ K g9 u+ B- j2 q1 O
請問有沒有可以預估這個 netlist 大致在 layout 完後area 大小的相關軟體. 或方法
% `1 w. g, M- |( r! ^8 x! L
謝謝大家
作者:
sjhor
時間:
2008-1-16 02:33 PM
看是數位的 還是 類比的!!
: i+ @) W: z ^
通常數位的比較好估，因為每一個 cell 都有 chip size，所以 total chip size 與你所使用的 cell 有關，所以可以估算。
, }7 F# ?/ H' Q+ g
類比部分 通常是概算吧!! 先 layout 一些 cell，然後就可以粗估了，拉線可能再乘以1~2倍吧！
& A# @5 o- ]3 ]! |7 W3 u
最後再加上 ESD/ sealring 等相關的應用之面積。這些都是一個概念值!!
作者:
emcthomas
時間:
2008-1-16 07:51 PM
跑線的area若不算的話是可以寫program來預估
" K' r: G4 _% w/ G4 I& W
以一個10/0.5的device為例,
5 m# V+ f8 L! c& b, N2 ]
x = 10 (Width) + 1 (假使active to active spceing為1的話)=11
: r0 Q" D" w% n
Y= 0.5(length) + 0.25(假使ploy to contact minimum rule=0.25的話)*2(有2邊) + 1(contact size)*2( 有2邊) + 1 (假使active to active spceing為1的話) =4
. K; T" ^% P6 F* U i& a# V
可得此MOS size為X*Y = 44 um^2
0 T6 U1 ~4 M' {% n3 `
total area即為所有MOS的總和
作者:
yangbala
時間:
2008-1-18 01:54 AM
這算法看起來是直覺的方法，
) K( m8 u8 r. a9 p4 T* v+ u
與實際佈局面積仍有差距，
+ @3 L$ Z3 U% x
畢竟layout會用到很多技巧，
% f1 C) m" T7 V# \5 D/ h- u0 S
如何降低估算面積與實際面積之間的誤差，
* x g- ]+ Q N) w* G
這應該是很多layout工程師的經驗吧!
7 s! T7 h" r, G* V* r% h5 J6 L
可惜教科書上也沒有講到很詳細的估算法則
作者:
kennyfu340126
時間:
2008-10-18 02:14 PM
標題:
大概是這樣
看這本書吧他有講簡單的如何估計
/ C# P" [, o' T: r
Neil H.E. Weste and David Harris, CMOS VLSI Design: a Circuits and Systems Perspective, 3rd ed., Addison Wesley, 2005
* E, O4 O9 j3 g; j. C- B, n) O
他大概有獎到一點
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2