Chip123 科技應用創新平台
標題:
三階DT sigma-delta積分器輸出波形飽和的原因?
[打印本頁]
作者:
wlyi0928
時間:
2008-1-10 02:43 PM
標題:
三階DT sigma-delta積分器輸出波形飽和的原因?
各位先進大家午安:
[1 L; h+ y8 U7 p' M, R& H
6 I# }% J! U7 E% }" @6 ^
目前小的正在做一個三階Switched-Capacitor Single-Bit Sigma-Delta Modulator.
% l$ i! d# W9 X% p9 g6 N
應用於音頻, 輸入訊號頻寬=20 kHz, 用的是CIFB架構.
: J( h) K. U: X- j' x: M
很不幸的, 其中第二階及第三階輸出波形皆已經飽和, 量化器輸出的數位值當然不對.
* D' m7 i8 |+ M& b
能否請各位先進指點任何有可能發生問題的地方呢...任何地方都好...拜託拜託...
! \' D0 l1 J( H; B
1 ~) U5 D; i6 s+ B' [0 I
感激不盡!!
作者:
baoer
時間:
2008-1-15 04:44 PM
我之前也問過中正大學的李順裕老師，老師說，
+ W T. O4 @4 w, o$ g( l1 J3 X2 a
你可能一開始模擬沒overdrive voltage考慮進去，
/ O8 D5 O/ ]* X( g. U- w3 w M
那你可以試著去調小積分器前面的系數，但提是
9 i: V3 V4 p. `9 ~
改變系數要依舊符合你的要求！
作者:
chip123
時間:
2008-1-17 12:55 PM
標題:
讓好問題得到好答案！
還有沒有更好的答案？看來可能是重賞金額還不夠?! 所以，雖然有這麼多人看過...
1 @# g: B4 M: B7 S
4 _* ?& u) J! J0 p6 J6 l
因此，特別加碼10元RDB！懸賞者 加10元RDB 以資鼓勵：讓好問題得到好答案！:o
作者:
chungming
時間:
2008-2-26 08:40 AM
系統方面要注意是否穩定，有用MATLAB先跑過穩定度嗎?
/ j2 [9 @" U$ Z( j
積分器的參數是不是太大，這和樓上的大大說的是同樣意思。
) M! J9 R. f" c7 C9 u& e. _" T
電路方面有可能是積分器的commom mode input不夠寬也會造成。
$ A8 j- x0 ~! G0 D3 x2 f2 D" r
5 Q# \6 v3 g5 e" m5 C
參考這篇paper:
% h0 R5 a% Y |. _, O7 a% e4 e4 l
A 1-V 140uW 88-dB Audio Sigma-Delta Modulator in 90-nm CMOS
5 N- W3 {, z }* ^! b" o0 N
/ i$ F% K- P6 a4 O" [) K( j
Libin Yao; Steyaert, M.S.J.; Sansen, W.;
! W9 t% a$ B+ d
Solid-State Circuits, IEEE Journal of
" l$ C( t& T* g/ {) B5 J, ?
Volume 39, Issue 11, Nov. 2004 Page(s):1809 - 1818
作者:
liangshangquan
時間:
2008-4-11 04:32 PM
可以先嘗試用較小的輸入來仿真看是否是積分器超過了op輸出擺幅的原因
- s+ y" q; W1 U
也可以在matlab�來模擬各級輸出範圍的大小
4 S1 Y% l4 s7 A, P( A3 }
如果過大超出了op設計的極限 需要考慮增加增益衰減因子修改係數
; B; `! R+ y0 q; I: s8 e
或者在電路中修改結構和bias來調整輸出擺幅
作者:
kuohsi
時間:
2009-3-31 09:38 AM
1. 係數不對，要用MATLAB跑出係數
2 H N/ \' b* v) }1 M F4 R0 Z
2. 輸入信號Vin > 參考電壓Vref
0 J: n) Q6 L9 Q
3. 積分器極性接反
作者:
glavine
時間:
2009-3-31 01:26 PM
係數可能出問題吧∼∼∼
' L; }9 F2 {/ ?7 `/ {0 k
AHDL先跑看看阿 用理想的比較器 op dac先跑出來
2 ]: [: @; t2 p$ q* T* c- T
在一個一個換成真實的比較好找bug吧
/ Q9 v/ J5 J3 @7 [* v1 W Y
; S3 c! K8 ]+ W* j. l! E- z6 i
也有可能是接成正迴授＝ ＝
# D/ D6 k" ]' j; J6 N6 r0 Y, M
這常常遇到
! ?$ r* r* y$ ?6 D% Y n
CIFB的dac也要注意極性 也不能接成正迴授
作者:
qw101
時間:
2009-4-9 04:43 PM
請問ㄧ下，輸入信號Vin(p-p)跟參考電壓(Vref+-Vref-)的關係為何(有倍數關係嗎)，還有如何判斷極性正確，亦即輸入接到積分器，積分器接到比較器，比較器準位再回到積分器(簡單結構，複雜的結構也可以討論)，and如何在時域就大概可以判斷數值是ok的，然後再去做FFT。
作者:
小緯仔
時間:
2009-4-10 01:27 PM
你可能要先用matlab去做系統上的模擬
' z$ a2 }0 a% c8 P# z1 H7 X
看看是否穩定，係數我覺得是造成你飽和的原因
作者:
bigben
時間:
2009-4-15 12:58 PM
调制器的系数的问题吧？
- I4 p4 N+ ^5 Q* t
各级采样电容可以降低看看！！！！！！！！！！
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
