Chip123 科技應用創新平台
標題:
三階DT sigma-delta積分器輸出波形飽和的原因?
[打印本頁]
作者:
wlyi0928
時間:
2008-1-10 02:43 PM
標題:
三階DT sigma-delta積分器輸出波形飽和的原因?
各位先進大家午安:
+ T4 ]( c" ?4 z
/ W- b/ D( F9 Q" O8 B2 p; a$ w
目前小的正在做一個三階Switched-Capacitor Single-Bit Sigma-Delta Modulator.
5 q6 M v @4 B0 G
應用於音頻, 輸入訊號頻寬=20 kHz, 用的是CIFB架構.
; W# V- w9 b. V+ x% T# `
很不幸的, 其中第二階及第三階輸出波形皆已經飽和, 量化器輸出的數位值當然不對.
" I! z/ R+ f8 W) a. e s5 I0 h
能否請各位先進指點任何有可能發生問題的地方呢...任何地方都好...拜託拜託...
+ n; I5 y$ V0 Q4 A. O; \
+ F* M/ x$ z/ z7 S- m3 A, h2 [! L
感激不盡!!
作者:
baoer
時間:
2008-1-15 04:44 PM
我之前也問過中正大學的李順裕老師，老師說，
7 [6 `! S$ N3 T$ m1 ?: \8 y
你可能一開始模擬沒overdrive voltage考慮進去，
& S' E3 p1 c. v
那你可以試著去調小積分器前面的系數，但提是
& _: t9 M) c) F7 }- |
改變系數要依舊符合你的要求！
作者:
chip123
時間:
2008-1-17 12:55 PM
標題:
讓好問題得到好答案！
還有沒有更好的答案？看來可能是重賞金額還不夠?! 所以，雖然有這麼多人看過...
, y9 D8 d3 Y$ Q& C& h7 k2 L1 O' Q
x1 O- C# `4 d* B9 D, R q/ H
因此，特別加碼10元RDB！懸賞者 加10元RDB 以資鼓勵：讓好問題得到好答案！:o
作者:
chungming
時間:
2008-2-26 08:40 AM
系統方面要注意是否穩定，有用MATLAB先跑過穩定度嗎?
2 m' [/ [1 |, a) J6 m! M
積分器的參數是不是太大，這和樓上的大大說的是同樣意思。
, J# X! I- `" q+ `3 x
電路方面有可能是積分器的commom mode input不夠寬也會造成。
& c# }" Q r& ?: Q, \+ P n* Z! T
6 y/ s, ?8 _6 @; o4 |
參考這篇paper:
% M4 I2 X$ q! ]3 E
A 1-V 140uW 88-dB Audio Sigma-Delta Modulator in 90-nm CMOS
2 \/ _% _/ t# O
6 d2 a* _( W- C; c' k. ?! S
Libin Yao; Steyaert, M.S.J.; Sansen, W.;
) j8 o( L7 I% A
Solid-State Circuits, IEEE Journal of
& j& L$ e9 o E( `" Q
Volume 39, Issue 11, Nov. 2004 Page(s):1809 - 1818
作者:
liangshangquan
時間:
2008-4-11 04:32 PM
可以先嘗試用較小的輸入來仿真看是否是積分器超過了op輸出擺幅的原因
9 n! f; x9 V/ v& \+ S, ^5 V
也可以在matlab�來模擬各級輸出範圍的大小
8 ~1 t- R& n# m, g% {$ U. j
如果過大超出了op設計的極限 需要考慮增加增益衰減因子修改係數
8 N' P+ R9 V5 K# ~' {, E, ~0 J6 @8 R) q
或者在電路中修改結構和bias來調整輸出擺幅
作者:
kuohsi
時間:
2009-3-31 09:38 AM
1. 係數不對，要用MATLAB跑出係數
% Y0 a( `9 d9 y$ N, |
2. 輸入信號Vin > 參考電壓Vref
" p9 B) d. s5 n$ {
3. 積分器極性接反
作者:
glavine
時間:
2009-3-31 01:26 PM
係數可能出問題吧∼∼∼
" |' u; o" B# E5 p
AHDL先跑看看阿 用理想的比較器 op dac先跑出來
( j- t! ^1 z8 m! b
在一個一個換成真實的比較好找bug吧
- v0 |4 p4 ] U$ z
/ @* ?) y4 J b) t
也有可能是接成正迴授＝ ＝
$ j3 o _- I! n, u4 Q
這常常遇到
! _! N) x- [6 P+ }
CIFB的dac也要注意極性 也不能接成正迴授
作者:
qw101
時間:
2009-4-9 04:43 PM
請問ㄧ下，輸入信號Vin(p-p)跟參考電壓(Vref+-Vref-)的關係為何(有倍數關係嗎)，還有如何判斷極性正確，亦即輸入接到積分器，積分器接到比較器，比較器準位再回到積分器(簡單結構，複雜的結構也可以討論)，and如何在時域就大概可以判斷數值是ok的，然後再去做FFT。
作者:
小緯仔
時間:
2009-4-10 01:27 PM
你可能要先用matlab去做系統上的模擬
- F, d. K6 w7 B% g" N$ W& ^, N
看看是否穩定，係數我覺得是造成你飽和的原因
作者:
bigben
時間:
2009-4-15 12:58 PM
调制器的系数的问题吧？
% e( A& o! |$ L; z( k- F7 W
各级采样电容可以降低看看！！！！！！！！！！
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
