Chip123 科技應用創新平台
標題:
DRC 出現的錯誤
[打印本頁]
作者:
minagroic
時間:
2008-1-6 11:58 PM
標題:
DRC 出現的錯誤
在DRC時有兩個錯誤不知道如何解決，又看不懂希望能給我解答。
' [% T7 M9 i9 W; Y( ^& E5 e" ]
謝謝!!
. }+ V) o2 ~, ?' j% f
1. PO.R.1 { @ Min poly area coverage < 14%
8 R: x6 v6 k" F1 G
DENSITY POLYI INSIDE OF EXTENT < 0.14 PRINT POLY_DENSITY.log
7 i9 ~1 P! y; ?" z U6 Y
}
9 Q, O! S# M8 G+ a0 v' [* t6 I
2. M1.R.1 {@ Min M1 area coveger < 30%
* S# e* n) N: h, l8 ?: w* M$ A
DENSITY M1I INSIDE OF EXTENT < 0.3 PRINT M1_DENSITY.log
t: x) B6 m" z7 E! f
}
作者:
m9507314
時間:
2008-1-7 12:24 AM
如果你是要下晶片，那最後有多餘的空間上補上poly &metal1即可
2 L- S" x0 f* O
如果你不需下晶片，那這個跑DRC時可以忽略
% e0 _* u! s8 b1 s' [
PO.R.1==>poly面積佔總layout 小於14%
+ A. }0 }3 m* e- I0 C: x" k
M1.R.1==>metal1面積佔總layout 小於14%
作者:
lcctsai
時間:
2008-1-8 09:54 AM
說的沒錯,但好像有筆誤:
1 s) e7 r9 V' I) M' Y# s, n# y
M1.R.1==>metal1面積佔總layout 小於14% ---> 小於30%
作者:
kf_chiang
時間:
2008-1-8 05:08 PM
一般 POLY & MT1 density 不夠應該是 whole chip device 不多造成,如果 chip 還有面積的話,建議加一些 VDD<->GND MOS CAP ,如此可以同時提高 POLY & MT1 density .
作者:
vic
時間:
2012-2-3 07:05 PM
小弟的淺見...
# v4 \2 C9 L: z5 a4 l6 K
這應該是poly與metal的density的問題....
0 U) B# c7 \# p( U3 d) q0 V, l- c* ?: g
PO.R.1==>poly面積佔總layout 小於14%
4 `8 x4 \: k% q+ P* A
M1.R.1==>metal1面積佔總layout 小於30%
$ q! D. W( H: v" O, J
好像增加poly跟metal1就可以解決的樣子
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2