Chip123 科技應用創新平台
標題:
一個hspice模擬的問題
[打印本頁]
作者:
jeffyoung
時間:
2008-1-6 12:57 AM
標題:
一個hspice模擬的問題
小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
+ E+ t: {+ W+ w0 e' z) v4 H# e2 D
可是在模擬時都一直出現 **error**: internal timestep too small in transient analysis
% K0 F$ H0 \& N# F. J
5 N: z t) `6 E+ B. z; z2 l
不知道是不是我給的訊號有問題:
! b) p) F! C% E3 c1 ]+ _! V7 @
.op
, \ m v8 Q& f* {. ?" m: l! A
.probe v(data) v(clk) v(q) v(qb)
: P Q* }( }1 Z9 i* @, z
.tran 0.1n 50n
# ]. R! B0 B2 F
% A% C* Y) B- F; n3 J, R
9 N1 t$ m2 z( t& W: e t
Vdd VDD! 0 dc 3.3
3 E3 f+ j5 E/ L2 c
Vss VSS! 0 dc 0
7 D0 j& [3 i3 z5 a' F0 _
# d( m- ~( v5 b# z( |1 j* A; y; s
vclk clk gnd pulse 0 3.3 0.1n 0.1n 0.1n 2.4n 15n
" u/ l! X8 ^) v3 a
vin data gnd pulse 0 3.3 0n 1n 1n 9n 20n
# H, |8 Z7 w! J
$ Z3 g0 O( A6 c
0 m& k, d; R( s& J/ E
請各位前輩指導一下小弟!!
作者:
mywu
時間:
2008-1-6 11:58 AM
這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n
作者:
m9507314
時間:
2008-1-7 12:20 AM
D flipflop 會出現 internal timestep too small in transient analysis:o
* z9 X; u2 z* w }+ o$ [
除了樓上大大講的要檢查外
3 f' W% C4 ], |5 @9 p
檢查你的電源.global vdd gnd
8 p, {2 }; [0 p' Y0 ?, X
我覺得你vdd 跟gnd的node好像很不一致
6 m1 J6 j2 p- P2 R4 z, g% d: t( w8 l
這也可能會導致小電路出現internal timestep too small in transient analysis
作者:
vjc5
時間:
2008-1-7 09:34 AM
我認為是初始值的問題.
u4 \1 A6 \$ r- I( S& V2 ~
數位電路做模擬時, 常常會忽略
8 u" n! A) T& ?+ E. D
參考囉
作者:
jeffyoung
時間:
2008-1-7 11:18 PM
小弟 我把時間改成 .tran 50p 100n 就ok了
8 W8 c9 v& Y4 D+ J$ u3 ]
" D6 W3 S$ D$ x
看來是我的時間設定的問題
9 M7 v' |* S' Q: f O/ e; g
" \) a; w5 D5 M! e2 g
謝謝各位大大的意見!
作者:
zmhung
時間:
2008-1-8 10:37 PM
雖然你已經解決了 不過我還視覺的VJC5的論點是比較通用的.希望你試試看^^
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2