Chip123 科技應用創新平台

標題: DRC所出現的問題？ [打印本頁]
作者: shihchia    時間: 2007-12-18 10:49 PM
標題: DRC所出現的問題？
1、ｐ0.R.1 (@Min poly area coverage <14%$ F6 J# i  s+ {
DENSITY POLYI INSIDE OF EXTENT < 0.14 1 j/ Q7 f* s% d% b0 e+ l
poly_DENSITY.log: 0.6 6.3 65.35 28.1  0.09408081 `% A" [; X( p5 e4 O

3 D" e# O0 p9 w4 A7 U2、M1.R.1 {@ Min M1 area coverage <30%9 s% w# h9 l1 H1 t) Q4 t: ^
DENSITY M1I INSIDE OF EXTENT < 0.3
7 Y2 w1 z8 {8 F$ t4 l. k6 EM1_DENSITY.log: 2.95 4.75 67.15 30.25  0.2506813 X( i  i4 v( r. J  G
% G  F: B/ z; d8 F
3、M２.R.1 {@ Min M1 area coverage <30%
. Y% E! c5 d7 r0 y9 N$ J' X/ [DENSITY M２I INSIDE OF EXTENT < 0.3 ! Q2 ^* m0 V! U
M2_DENSITY.log: 3.7 7.2 68.4 26.3  0.0331737
; t2 F. z% V5 k1 g; d
) L( H# j1 m5 x8 B" F8 h; a8 D; z" T# R4 z4 k' q/ C
最近在layout全加器，在DRC時，遇到的這三個錯誤訊息
- x8 S- y9 e9 m9 }7 D大家幫幫忙，一起替我解決一下唄4 V5 q6 J7 T% \; f1 O* }
謝謝啦！！！
作者: 小朱仔    時間: 2007-12-19 10:49 AM
這三個錯誤只要多補 poly metal1 metal2 dummy就可以解決了* J- V# F0 ]1 u% L& X1 p7 v
像ploy gate要14% 但你只有9% 所以還要在努力加很多dummy poly這樣就可以過了" ^% w- C# v" I7 C4 R
其餘依此類推,製程廠會要求density要夠是因為怕密度不足會造成Top Layer過重壓誇下層所以建議還是補滿
作者: sw5722    時間: 2007-12-20 12:09 PM
像我們通常在小block時,這個問題會視為"假錯",/ u: V9 K5 z+ @! p$ x: w
等到上層整合時,再一次補齊.' ]. H' l) ~: M, T
高密度是可以增加良率的.
作者: cjchao    時間: 2007-12-20 12:51 PM
非 chip-level 時，可視這個問題為"假錯"，不需解。
作者: motofatfat    時間: 2007-12-21 02:21 PM
通常在小block時,這個問題會忽略,
% h- z( p+ }$ f3 J& z; {/ h" n等到最上層整合時,再一次補齊
( W6 v- c/ y8 s+ k+ [5 f; u7 J或是框出不補ㄉ地方後,通常是類比或重要ㄉ地方6 a& X% C5 |1 {- x6 J6 G
讓光罩公司去補
作者: u9513349    時間: 2008-1-17 09:25 PM
area coverage <14%
( Z& G( _/ K8 u. z! S1 f. J' g) V! k' s' ^$ w0 t3 q/ t) W
area coverage <30%* i) j- b! c; t. f$ N3 w

+ O( C& t4 N- f- |在drc來講是正常的(那是當作業,非下線)
5 Y# |7 X8 d: q3 i
% g$ T3 u& D4 k) y如果要下線的話,就要補滿ｍｅｔａｌ　和　ｃｏｎｔａｃｔ



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2