Chip123 科技應用創新平台

標題: 有關於hi V製程 [打印本頁]
作者: SANSUI0304    時間: 2007-11-1 01:31 AM
標題: 有關於hi V製程
各位學長姐好
) D9 c6 b+ \& f0 p/ n
# A: q7 Q- S9 n! y7 S- C% ]在最近剛要踏入IC Layout 的工作，但公司屬於高壓製程，所畫的圖百分之八十也是屬於analog，但是我上的課程裡是屬於較基本，製程
4 Y' {) ]3 q9 |
5 H7 l$ y7 R. V( x也是0.18，公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們，有沒有一些我在畫大電壓的的同時我需注意的一些地方，
2 H! r* M# v4 p- Z* t$ u4 A0 d6 M/ {  V1 |/ {) z+ i( d
在工作時拖累一個團隊是我最不喜歡的工作態度，所以真的要麻煩各位學長姐了，先給個方向，讓我可以先準備，投入職場時先有個準備
3 b. K3 [2 O# G' o- Q, B7 k$ R- e& z) }7 c' W
還有一個就是屬於guard ring的部份，guard ring到底是防止Latch up 還是阻絕Noise　還有板上有沒有人畫過三層guard ring的，可以! v  D5 K  z7 n4 M4 ~0 Q
0 p1 B# w( j/ q3 P) }- C4 ~2 x; g
說明一下三層guard ring大概的圖層嗎0 u. r* d+ I+ _1 V0 H
  [1 i! ?3 `$ x$ }+ k+ k
謝謝各位學長姐了
作者: libra3333    時間: 2007-11-1 10:01 AM
我建議先把Design rule看熟，其實裡面就有許多小問題，在提出來詢問會比較有效率& G4 |9 ]* ?4 d
' X  v' B: J2 o: h7 p1 M' t+ |
guard ring 是阻絕Noise　
( c& G1 Y% _  T( H7 M! {* u
! e. U/ z, r1 m9 J一般2層就很多了，3層你可以跟Designer討論，一般Analog部分是要跟Designer互相討論才知道需求在哪
作者: sw5722    時間: 2007-11-1 02:16 PM
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法0 u' y4 [5 n$ Z: A: P8 W; C, L) b
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來
$ j. a& w; ~/ n,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,
! {  w/ A/ D7 E6 n一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
8 \$ B! s/ N5 ]8 i. Bbjt的元件,不過它的等效電路圖,我不太會畫.
& C8 S' B- i7 m  g" Y以上是2個designer的說法,如果有誤,還請先進指教.
作者: amanda_2008    時間: 2007-11-1 09:06 PM
这两个作用都有，5 t) r1 W/ X( d7 l, n6 c9 c
那个图我也不知道要用什么话，不过拉扎维的那本analog design 上好像有讲，
$ A% H3 k+ h! s5 r* ^- J楼主如果很想知道，可以看看那本书
作者: SANSUI0304    時間: 2007-11-2 12:03 AM
謝謝學長的回應囉，不過我也是在等工作時拿到Design Rule　拿到在來看看自己是否有什麼問題
作者: skeepy    時間: 2007-11-2 10:10 AM
高壓要注意NBL這個LAYER，有ISO_NMOS要特別注意畫法，
) h, ?( f) V) L3 [高壓的NMOS以及低壓NMOS各有不同，06U12V嗎?建議你可, T' A2 n- a- c" G5 [( K
以調你們公司以前出過相同製程的案子來做參考，這樣就不會
- G* k3 W) N( U5 G3 N+ S- y* s那麼有疑慮了，DOUBLE GUARDRING就夠了。
! b; \+ E5 @( W0 ]  {; Y/ T忘了說，若是非對稱的高壓DEVICE要注意製程偏移問題。
作者: SANSUI0304    時間: 2007-11-3 12:10 AM
HI v製程有沒有可以邊畫邊學的電路，一直有人說畫OP會遇到很多的問題
: L" \4 M+ _7 w5 [7 _' B% e$ b2 ^+ `5 h/ R( l
可以在問題中學習，但是HI V　是不是也是一樣畫畫OP哩，還是有其他的電路
5 Q  }6 G. y" }4 y8 n7 b( I
1 k( h/ Q4 X4 G$ U可以邊做邊學。
  O' x4 X& l7 i8 ]3 C% c) F  X' P8 w% V1 n0 O, P2 k% W% F6 s+ u  T1 u
謝謝學長的幫助
作者: m851055    時間: 2007-11-3 07:07 AM
analog circuit不是只有OP喔，廣義而言只要是信號連續時間(非digital)的變化，就算是analog的一種。. J# L+ U7 [6 x) U3 p$ p  G& z8 R

9 H3 ?; \2 E& N3 W: j至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成，非只是有OP circuit。
作者: ianme    時間: 2007-11-5 07:41 PM
latch up會造成等效於SCR，guard ring這些作用都有，但是是不太一樣的東西，也要製程有提供那麼多層。
0 T+ @9 J( a: x/ X
0 c1 Q* \4 j7 o' Bmos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同，低頻雜訊我所知道的除了white noise以外，flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到，對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
6 |- X3 w% v4 a
! a& }* I) p3 ]% U9 i: D: _[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
作者: daviv5    時間: 2008-3-27 03:05 PM
guard ring 通常用來隔絕noise ，但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up2 z9 R  k: t% K, y- u( s/ ?
要看layout 時運用了，但是用太多又會佔很多面積哦，這是要考量的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2