Chip123 科技應用創新平台

標題: 有關於hi V製程 [打印本頁]
作者: SANSUI0304    時間: 2007-11-1 01:31 AM
標題: 有關於hi V製程
各位學長姐好
* p( G/ d. y5 {
) R5 S0 i4 c1 d在最近剛要踏入IC Layout 的工作，但公司屬於高壓製程，所畫的圖百分之八十也是屬於analog，但是我上的課程裡是屬於較基本，製程
. p8 W7 w1 h5 ~0 k3 m( V' W5 I- `2 X6 {2 W: {& L) w" _5 s" {
也是0.18，公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們，有沒有一些我在畫大電壓的的同時我需注意的一些地方，
% a6 ^6 t7 E( i7 I- ]# l# B# H: g3 f& t1 r* n! c1 w; h  r
在工作時拖累一個團隊是我最不喜歡的工作態度，所以真的要麻煩各位學長姐了，先給個方向，讓我可以先準備，投入職場時先有個準備
! _+ h, e/ s9 A. U0 }
6 {- r2 X0 m9 h* z# T  T' `( N0 H& A還有一個就是屬於guard ring的部份，guard ring到底是防止Latch up 還是阻絕Noise　還有板上有沒有人畫過三層guard ring的，可以3 K) F# J6 R  j3 k3 z0 ~

* t( R  |' V5 b8 n說明一下三層guard ring大概的圖層嗎$ h, E3 l; S8 `6 u0 O* G

# N# \* k$ V8 v3 X7 A. _謝謝各位學長姐了
作者: libra3333    時間: 2007-11-1 10:01 AM
我建議先把Design rule看熟，其實裡面就有許多小問題，在提出來詢問會比較有效率3 O( \! d7 F' Q! V1 r
' P* S+ `8 y0 v) |+ o# g, T5 V
guard ring 是阻絕Noise　
) A7 N' |. @- X. j+ Z* b; F4 Q- g3 [
一般2層就很多了，3層你可以跟Designer討論，一般Analog部分是要跟Designer互相討論才知道需求在哪
作者: sw5722    時間: 2007-11-1 02:16 PM
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法
+ n/ q1 t$ ]0 w" A一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來
* }  A# t7 k) D,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,
+ G  l: q  I8 f- B9 y一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或# c! ^1 N& Q1 Z8 o: M" W9 W
bjt的元件,不過它的等效電路圖,我不太會畫.
  F" Y1 S- A8 Q* R" D+ L" D以上是2個designer的說法,如果有誤,還請先進指教.
作者: amanda_2008    時間: 2007-11-1 09:06 PM
这两个作用都有，
! K8 s( G! \% ^; m0 L5 q  x那个图我也不知道要用什么话，不过拉扎维的那本analog design 上好像有讲，
7 d3 \/ G+ L5 }" n楼主如果很想知道，可以看看那本书
作者: SANSUI0304    時間: 2007-11-2 12:03 AM
謝謝學長的回應囉，不過我也是在等工作時拿到Design Rule　拿到在來看看自己是否有什麼問題
作者: skeepy    時間: 2007-11-2 10:10 AM
高壓要注意NBL這個LAYER，有ISO_NMOS要特別注意畫法，" i4 V& E6 r, b- g% o6 m
高壓的NMOS以及低壓NMOS各有不同，06U12V嗎?建議你可# T+ @7 q1 h9 {
以調你們公司以前出過相同製程的案子來做參考，這樣就不會
2 a# ?- E. P- ]7 S那麼有疑慮了，DOUBLE GUARDRING就夠了。
: h; \7 n- o- X/ D% g! f8 }/ y0 z忘了說，若是非對稱的高壓DEVICE要注意製程偏移問題。
作者: SANSUI0304    時間: 2007-11-3 12:10 AM
HI v製程有沒有可以邊畫邊學的電路，一直有人說畫OP會遇到很多的問題- }6 J4 @( W$ a6 t

* `+ E6 u' m9 V3 N! [, \; l1 G可以在問題中學習，但是HI V　是不是也是一樣畫畫OP哩，還是有其他的電路
7 j# e! Q& D$ f/ v. l; v, O
' h* t3 @. W) Q2 Y  m: K可以邊做邊學。
* _1 A, O+ Q- U- w4 C+ t2 _9 {! U8 h/ x; c9 f
謝謝學長的幫助
作者: m851055    時間: 2007-11-3 07:07 AM
analog circuit不是只有OP喔，廣義而言只要是信號連續時間(非digital)的變化，就算是analog的一種。
, m) x" a9 Z) c6 ]$ j. Z
. k* G7 O* }: s, {3 h至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成，非只是有OP circuit。
作者: ianme    時間: 2007-11-5 07:41 PM
latch up會造成等效於SCR，guard ring這些作用都有，但是是不太一樣的東西，也要製程有提供那麼多層。! X/ K* P4 c- c( M3 A5 E" `4 O

2 D4 o) X3 A! X. K# r! c  z0 Kmos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同，低頻雜訊我所知道的除了white noise以外，flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到，對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。; M0 u& P! t) l; i
, `1 G& ~: X& f; e$ {+ Q7 R
[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
作者: daviv5    時間: 2008-3-27 03:05 PM
guard ring 通常用來隔絕noise ，但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up; y4 q. S3 h5 a/ M6 a: c6 A
要看layout 時運用了，但是用太多又會佔很多面積哦，這是要考量的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2