Chip123 科技應用創新平台
標題:
該如何分辨電路在layout時，該左右交插對稱???
[打印本頁]
作者:
ynru12
時間:
2007-10-29 09:47 AM
標題:
該如何分辨電路在layout時，該左右交插對稱???
想請問一下，在layout時，有的時候，一些電路不是需要左右對稱或者是交插放嗎??
" v) O" h. c1 P) ^" r9 N* i1 O( [5 U
像是那些時候需要這樣子做??那這些電路的兩旁有需要加上dummy嗎??
\, U0 v8 \& K# C0 P& v( m
; e t) E S' `9 r. m1 \' U, V
不知各位先進可否提供一些經驗給我???
作者:
bjic
時間:
2007-10-29 11:12 AM
一般是差分电路多用在op里，从schematic上可以分得出来（layout note）
1 ]1 g. ~1 R% [. z5 e
再就是看pin name 比如inp inn之类，很明显的。左右管子数一般相同。
$ d8 s# z5 E6 g# Q% U4 X
对称有common centro ,mirror之分，common centro 比较难做，占size
9 v, k; z: h" [# [
the art of analog layout 里有。
作者:
sw5722
時間:
2007-10-29 04:44 PM
一般來說都是designer決定的比較多,layout能決定的比較少,為什麼要
5 `: s3 e# @+ X9 {5 Q
這樣擺放,主要是因為跑線會比較固定,而跑線有電阻,會決定這條線電流
7 j9 w; ~- D# ]
流多少,所以有關電路方面的,通常交給designer決定會比較好.
0 ?2 O9 d! l4 v8 A( Y1 k8 k. A
關於dummy,有放比沒放好,因為從製程來看,它是一層一層做上去,在做一
* V4 b, o/ R& Y0 Z. V# V( h( P& v
個區塊時,它的邊緣,會因為蝕刻或是其他原因,做得較不好,所以才放dummy
9 p/ e6 ^. H& r% O3 V2 N9 [7 [
做犧牲品.但有時為了壓面積,不一定會放.
作者:
yhchang
時間:
2008-2-4 01:26 PM
標題:
回復 1# 的帖子
需要左右交叉對稱的時候
- x) X) `# }1 ?- W( u
就表示 那兩顆MOS FAB 製作出來的W/L
6 T/ ]2 o5 @& a8 r
設計者非常的在乎 希望兩者的W/L 最好可以一模一樣
2 I8 i# @7 x6 v. @9 ?& T
就算不能一樣 也希望製程有偏差的時候
, o: T7 R- t# R4 s6 x
兩顆MOS 偏的趨勢也最好可以是同一種趨勢
3 \3 `! ^% R# w- u
6 U8 S$ n H& b
目前我知道 需要這樣做的有
( f$ n6 N5 @ n0 b) F3 A
1. Differential 放大器的兩端輸入的MOS
5 Q1 G* c# r3 z5 b6 ]/ Q6 d
2. Current Mirror的兩端MOS.
作者:
JoyChou
時間:
2008-3-4 11:16 PM
就我有lay過的圖來說
' q, a w, H9 }0 e: y2 ]% Q2 p
op很注重對稱
1 d9 J: g8 _8 B7 z, u
只要有Current Mirror的MOS以及差動對
( D1 t7 n' x0 Q0 }6 y
都需要對稱
: `# `/ u- ?! _* A
若圖裡有電阻或電容時
1 s* n: V- s3 C0 s, o0 m9 E
可以請教RD是否需要對稱或者是交錯擺放
3 F; W! h6 W- h; z+ N7 W
以上這些圖能放dummy的話最好放
$ U) {2 p$ Y- f0 C9 a
這樣對光罩出來的結果誤差會比較小
& u2 \" x# ?6 E
除非RD有面積的考量
( [/ h# @# |% r; J* o. V! J
總之多跟RD討論會比較好
作者:
yhchang
時間:
2008-3-5 02:02 AM
標題:
回復 1# 的帖子
最近在學LAYOUT課程 我想需不需要 交叉對稱
" t' V% i: u. a) a* ?5 p
完全取決於 這個地方的OP 差動對 或者是電流鏡
: Z1 @# ?8 Z. `: q" e9 _, S( R
是不是關鍵性的組件 如果不是 那就不需要 交叉對稱+旁邊加dummy
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2