Chip123 科技應用創新平台
標題:
畫schematic應該用已建好的symbol組成，還是電路完全用schematic畫較好?
[打印本頁]
作者:
君婷
時間:
2007-10-28 11:50 PM
標題:
畫schematic應該用已建好的symbol組成，還是電路完全用schematic畫較好?
小妹目前使用composer畫schematic，而目前是畫8bit全加器，同時發現到在畫schematic過程中 可以直接加入 事先建好的1bit全加器的symbol，就利用symbol快速的畫完8bit全加器，於是開啟這schematic來看電路圖時 所看的到只有8個全加器的symbol所組成。不須要特地畫1bit全加器的schematic ，然後再複制7個 ，最後將8個連線 接一接!
* i+ q: z; c! W8 [7 F# K. k
-------------------------------------------------------------
' t% W& o/ ^' N3 U! k
而小妹畫schematic時 ，直接叫出8個全加器的symbol相接，結果跑spice時 輸出訊號的波形很亂，所以 以symbol組成的schematic畫法在認知上 那裡有錯 並不是很清楚?
. s0 j% {8 m7 V5 b, N* L. J
8 c: [2 P1 h9 F6 @) \2 L3 E& ]- x. Q
現在小妹主要想問業界的designer交給佈局者的schematic電路圖 ，是否都是完全用schematic組成的?或是都用symbol組成?
( \( {$ ?8 O$ K& S Z7 F4 j
如果交給你的電路圖 裡面全是symbol，則佈局者不就得自行另外 畫成schematic的電路圖?
0 C! m& X0 C8 h
關於這點 畫schematic 習慣由symbol來組成 還是由schematic來組成 ，請問是看designer個人習慣嗎?
1 T# d0 z+ x' e3 @! H8 C" B
* w7 d) v) j1 A( d
麻煩大大若有空時 能提供經驗 概況 讓所有初學者能了解 謝謝唷^^
+ {" z6 f/ g% \! V1 z) g
畫schematic有2種畫法，一個叫出symbol來畫、一個直接畫schematic (但電路看起來很大)
/ l" ]5 F) p: e
' D$ X7 y/ }. |3 O5 o+ B/ Z# [
[
本帖最後由 君婷 於 2007-10-28 11:51 PM 編輯
]
作者:
shaq
時間:
2007-10-29 09:17 AM
2樣都給.
/ F4 @, H& P3 c4 |
最Top level 給 Symbol
3 `8 ?2 n S# U; I
但每個symbol內的電路也要給 layout 工程師
作者:
君婷
時間:
2007-10-29 11:22 AM
謝謝shag 大大的回答^^
3 j5 ]: E/ l( F1 c
同時似乎又說明了designer給layout 工程師schematic時 還有指定那一層要畫什麼電路嗎?
0 f7 s U" U) t# T/ r8 p" P
所以會給每一層要你佈局的schematic 而最 TOP Level 只給symbol 另外 所有symbol都也給其schematic 是吧!
# ~# b; ~" F; S! I8 a$ ?
+ w; O' z2 A1 V( ]' t' B7 u
如有錯誤 麻煩請糾正 謝謝唷^^
; ]$ {* j! V. C( Y* r$ T
designer交給layout工程師電路時可能還會指定那層要畫什麼電路，於是給你該層的schematic
作者:
m851055
時間:
2007-10-31 08:43 PM
標題:
回復 3# 的帖子
一般schematic與layout 之cell作對應，所以layout會依照circuit中的schematic name作layout cell name。
作者:
kevin410
時間:
2007-10-31 10:16 PM
最好是用hierarchy的方式, 有現成的symbol就用symbol, 一般會把nand, nor, not, xnor gates...等等做成standard cells, 劃schematics時就可以呼叫那些symbol了.
a/ w% a7 ?2 k' |* d
- Z( E' K% e/ k7 T3 ^5 q( F
這樣的做法會使得電路看起來簡化很多, layout designer 在看圖也較不會吃力.
# `* l3 `3 p/ v& E8 x! P9 q, S
3 i9 M8 E. N/ F. X% M5 x& j" [
至於這樣的做法是不會影響妳的simulation.
作者:
Shouwei
時間:
2007-11-6 03:31 PM
我想前面的大大都已經說明得很清楚了
! ^6 W( ?' v% B/ ?" w
一般來說到top 都會用symbol了
; k* N5 q( H: d% M
不然會畫到瘋，XD
7 ~$ l+ |$ B. y/ u2 L0 T
$ E: H) X( b6 ]4 D$ V- @4 t. J/ a, t
至於您所提到的波形很亂不知道是什麼意思
" Z, V8 x) ]% w6 y& J0 {: h1 J
您有利用別套軟體來看波形嗎？
. e% R- u6 o3 \/ T4 C% Q
因為加法器算是蠻多bit數了~
8 i; S9 L0 } `" U! J, l
用那種可以把x和y變成bus來看的軟體很方便許多(nWave)
; t5 Y8 ` Y9 U/ O4 n$ \' C
; g! Y h, D" q* z; l3 N1 b
我猜您所說很亂的意思不知是不是狀態有些地方不正確
5 C4 x3 K% \+ w( Y/ ^
如果是的話，應該是glitch(假性switching)所造成的
1 I" O$ p+ V& T, U
這只要將mos的size 調過之後就會減少這些現象了
5 G9 I3 j5 U) _$ R4 m9 n+ F
一般來說學長姊都會叫後輩用1:2或是1:3 (nmos:pmos 的width)
" b# h! f' }, g: `) ]6 X
不過實際跑過之後會發現大概是1:2.x 要看製程，小弟只有摸到點18而已~"~
: Q% n4 r X0 `0 q9 [" j/ ~
試著將size最佳化看看吧
0 ]% a# b9 K( f7 j
不過我記得假設是傳專題的話，應該是不用最佳化
2 ~7 t# B- g* X6 }% i/ H8 ]
因為只是要驗證所提出的架構，比標準式的好而已~(類似)
8 N4 R7 j' \/ U- @
6 b: f1 N2 o7 P; ]" N
以上參考看看
作者:
君婷
時間:
2007-11-6 07:48 PM
樓上的大大謝謝你的建議!
) C5 g0 |3 y7 m. y0 G
小妹我使用的是cadence tools工作站 ，而小妹畫8bit全加器 乃叫1bit的symbol出來畫的，而跑pri-sim時波形很亂 ，應該是電路也許有接錯! 我不知用symbol組成的schematic是否與 整個電路真的就畫很大的8個位元的全加器組成 是否方法有不同?那裡有需要注意?
& [6 M6 }' y7 J1 P3 ~( U
因為後來小妹自已是畫了1bit的schematic ，然後再複制7個 自已慢慢的接成8bit ，然後跑pri-sim波形就正確沒問題!
; b* ?- s" d2 L+ n( Z1 |0 x
倒是想請教您^^ 用symbol來組成 與用schematic組成的 電路圖畫法上有需要注意的地方及差異嗎^^ 我是用composer畫的! 謝謝^^
& C# F4 o7 p$ g+ h% }% i6 V- {
另外我用tanner tools中的S-EDIT 畫schematic時 其中都叫symbol來組成，其實跑pri-sim都沒問題呢^^
' ]/ g! X3 m. h) P. m9 X
不知是不是virtuoso叫出symbol來組成 ，在畫法上有要注意的地方呢? = =
# B# p) K) a8 y3 D2 l& N
0 h% k0 a, K% [! z
[
本帖最後由 君婷 於 2007-11-6 07:51 PM 編輯
]
作者:
amanda_2008
時間:
2007-11-6 09:45 PM
標題:
回复
好像没差吧？symbol得连线也是一样连的啊，不过有可能你symbol的电源和地线没连好。
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2