Chip123 科技應用創新平台
標題:
佈局過程中將輸出、入port定義在metal1 第一層金屬層較合適嗎
[打印本頁]
作者:
君婷
時間:
2007-10-25 04:31 PM
標題:
佈局過程中將輸出、入port定義在metal1 第一層金屬層較合適嗎
小妹再畫layout時將schematic中輸出port 建在第2層金屬 以metal2當作輸出port，但學長說最好輸出、入port都以m1第一層來做。
4 ?5 t. t. Z+ S8 W" g/ o
所以叫我m2那端再打上contact和m1 ，再將port定義在m1上。
3 O, Y; v) M9 r3 Y) W
小妹想請教輸出、入port定義在第幾層金屬是否會有影響差別? 還有是否有合適定義在第幾層金屬 ?
2 o" Q3 w& F: K
麻煩大大們 若有空時 能提供經驗分享 ，在此先謝謝^^
作者:
sw5722
時間:
2007-10-25 05:42 PM
如果妳畫的是小block,那應該是為了上層整合時比較方便跨線或接線,
" h& W2 d) t" }/ \0 p0 s# d
不然以metal來說,越下層的電阻越大,又或者妳有包guard ring,如果用
4 b a5 h' j& Q% j+ P
m1的話那勢必將guard ring切開拉線,對guard ring的抗干擾效果會不
8 u7 o7 W- F5 j# D4 x
太好
作者:
moneling
時間:
2007-10-25 06:37 PM
嗯~固定在哪個層metal應該不是重點吧~
% |2 ^# [3 K3 j3 u
因為是出Port是要和別的Block互接啊,所以應該考量block和block的關係才是^^
* `/ [. T r3 a
1 H3 i& ]3 R5 E5 I. Q
如果你的metal在畫的時候有使用類似Digital的畫法==> M1/M3同方向;M2/M4另一個方向
! \! b t6 L: ^. M" e/ N/ j
那你的出port位置就要和你畫的metal的方向有關囉~這樣在block接起來的時候才不會打架
1 ]# C" @: g( q5 b$ u$ l0 a
/ Y) x4 t5 j# |) S5 c* K: U( d
再來如果還要再做其它的考量,一般我的畫法會是 digital出比較低層的metal ; analog 出比較高層的metal
% B6 B3 |! L; S% V( P
/ U% [" i/ r2 N1 b3 }" R
結論~port要出哪一層,應該視你的top而定 ^^
+ M6 K! x$ k T+ U3 A
至於小 block 要出哪一層,反正在整大block的時候~妳應該會需要再修改一下的
/ e* q* \4 N% Y# y( X
==> 除非你的 floor plan 做的很好囉 ^^
作者:
君婷
時間:
2007-10-25 06:56 PM
謝謝二位的經驗談^^
0 V; }, x# A2 \. a3 [( }$ t
應該是指說看這電路總共有幾層 ，選擇最合適block整合的該層吧...
$ J4 Y+ @" f# i/ c: y9 W" P5 C
所以選擇在那層的同時也須考慮到是否像sw5722的說法 即是否會對電路造成什麼影響?
7 O$ d- \0 R' Z0 L) e
還有像您類比電路最後1級block的輸出port是擺較高層吧?如果已考量過方便block連接的層，而發現也可以定義在較低層於是以較低層的metal定義為最後1級block port的輸出 會因此影響很大嗎? 因為sw5722提到越低層的metal 電阻性越高，小妹現在指經考量過後發現最後1級block port定義在較高或較低層都 方便block之間的整合時，那定義在較高或較低層有差嗎?
6 |: ^$ x' P3 z: H8 w
( Z. q0 H2 x+ g; ^% r, i
[
本帖最後由 君婷 於 2007-10-25 07:04 PM 編輯
]
作者:
sw5722
時間:
2007-10-26 11:09 AM
其實各層metal的電阻相差有限,用哪一層其實沒差很多,除非是
, |$ q. @# n) j/ y! P' p0 }
某條線怕干擾,會用top metal做,因為基底(BULK或subtrate)像
+ U$ Y5 A! l+ e6 F4 H# y* e
化糞池,幾乎所有guard ring吸收的雜訊,都會排到基底,怕干擾
4 Y3 {: S1 b6 T" a+ P
自然離它越遠越好,因為top metal是在最上層.
作者:
jauylmz
時間:
2007-12-7 09:52 AM
出Port 的考量點大致上就這幾點
# a% x2 p1 y1 B* ]
1.與上一層的或其他的Block 相接時，較短路徑的方向和位置
3 o0 [" t% q9 h# ~, Y& P; u
2.出線方向的Metal layer 選用
" g' n( g& ~1 U5 f3 R0 A7 a z
如 H M1/M3/M5
9 P* u9 S" p- y3 k
V M2/M4/M6
# F6 x2 @6 f: S6 I5 z) l6 V
3.已知其他對應欲接線 Block 的出pin layer，並調整與之對應.
( B! y. K# c) ]$ q
4.提高接線時的方便(彈性)，不只出一層Layer. -->For APR常用的技巧
, ?" g% |7 r9 q7 u4 T! t. k6 J
5.其他考量如 Noise(選用較高層..)，避開Power Ring用的Layer(不然會拉不出去)
作者:
samgu
時間:
2007-12-24 08:14 PM
我認為定在M1是比較理想的，這可以從兩方面來看
5 A L c5 o$ Y% m( O d4 H' I& A( g
1.在TOP layout 時出線會比較好出
% w' F( c1 ?0 X; d. {' F5 i9 w2 B
2.若以APR來看，若將port出在M2以上的 metal layer
/ W9 K. C) e6 C6 `9 T9 \
則將可能會擋住 M2 以上的 metal routing ，這樣將會撐大 route 的面積
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2